晶圆减薄方法、半导体器件的制备方法及半导体器件技术

本申请提供一种晶圆减薄方法、半导体器件的制备方法及半导体器件。所述第一研磨工艺研磨后，所述晶圆的所述第二表面包括多个应力不同的区域；采用第二研磨工艺，对所述晶圆的所述第二表面再次进行研磨，以将所述晶圆减薄至第二预设厚度；其中，所述第二研磨工艺中，在所述第二表面上应力增大的方向上，各个所述区域对应的研磨精度逐渐增加。该方法通过对半导体器件制备过程中，晶圆减薄面进行区域化不同程度的应力释放，能够精准改善或消除衬底减薄过程产生的翘曲度，避免对后续工艺造成严重影响。该方法充分考虑了晶圆翘曲的分布情况，针对性改善晶圆翘曲的同时不会造成晶圆反向翘曲。该方法简单便捷，成本低，效果好，易实现。易实现。易实现。

【技术实现步骤摘要】
晶圆减薄方法、半导体器件的制备方法及半导体器件


[0001]本申请涉及半导体器件
，具体涉及一种晶圆减薄方法、半导体器件的制备方法及半导体器件。

技术介绍

[0002]碳化硅材料具有带隙宽、高热导率、高击穿场强、高饱和速度等优点，非常适合制作高温大功率半导体器件。碳化硅基功率器件能极大的发挥其高温、高频和低损耗的特点，使得其在高压、高温、高频、大功率、强辐射等方面都有极大的应用前景。
[0003]在碳化硅基功率器件制造过程中，为了降低电阻损耗，提升电气性能，通常会在碳化硅正面工艺完成后将碳化硅衬底进行减薄、然后进行衬底合金化处理。目前衬底减薄后碳化硅晶圆的翘曲度非常大，并且其翘曲度分布由减薄面中心区域向边缘区域逐渐减小。翘曲度太大，会导致后续工艺的不稳定和不均匀，同时增加了后续工艺过程中的碎片风险，严重影响产品的良率及电学性能。

技术实现思路

[0004]针对上述问题，本申请提供了一种晶圆减薄方法、半导体器件的制备方法及半导体器件，解决了现有技术中晶圆减薄后翘曲度较大影响产品的良率及电学性能的技术问题。
[0005]第一方面，本申请提供一种晶圆减薄方法，包括：
[0006]提供晶圆，其中，所述晶圆具有第一表面，以及与第一表面相对的第二表面；
[0007]在所述晶圆的所述第一表面上覆盖保护层；
[0008]采用第一研磨工艺对所述晶圆的所述第二表面进行研磨，以将所述晶圆减薄至第一预设厚度；其中，所述第一研磨工艺研磨后，所述晶圆的所述第二表面包括多个应力不同的区域；
[0009]采用第二研磨工艺，对所述晶圆的所述第二表面再次进行研磨，以将所述晶圆减薄至第二预设厚度；其中，所述第二研磨工艺中，在所述第二表面于应力增大的方向上，各个所述区域对应的研磨精度逐渐增加。
[0010]根据本申请的实施例，可选地，上述晶圆减薄方法中，所述多个应力不同的区域的数量和尺寸，以及各个所述区域对应的研磨精度，被选择成能够对所述第一研磨工艺中产生的应力进行释放。
[0011]根据本申请的实施例，可选地，上述晶圆减薄方法中，所述多个应力不同的区域为多个同心环形区域。
[0012]根据本申请的实施例，可选地，上述晶圆减薄方法中，采用第二研磨工艺，对所述晶圆的所述第二表面再次进行研磨，以将所述晶圆减薄至第二预设厚度，包括以下步骤：
[0013]按照从所述晶圆的所述第二表面的边缘向所述第二表面的中心的顺序，依次对所述多个同心环形区域进行研磨，以将所述晶圆减薄至第二预设厚度。
[0014]根据本申请的实施例，可选地，上述晶圆减薄方法中，采用第二研磨工艺，对所述晶圆的所述第二表面再次进行研磨，以将所述晶圆减薄至第二预设厚度，包括以下步骤：
[0015]按照从所述晶圆的所述第二表面的中心向所述第二表面的边缘的顺序，依次对所述多个同心环形区域进行研磨，以将所述晶圆减薄至第二预设厚度。
[0016]根据本申请的实施例，可选地，上述晶圆减薄方法中，采用第二研磨工艺，对所述晶圆的所述第二表面再次进行研磨，以将所述晶圆减薄至第二预设厚度，包括以下步骤：
[0017]采用第二研磨工艺，通过预设目数的砂轮对所述晶圆的所述第二表面再次进行研磨，以将所述晶圆减薄至第二预设厚度；其中，所述第二研磨工艺中，在所述第二表面于应力增大的方向上，各个所述区域对应使用的所述砂轮的目数逐渐增加。
[0018]根据本申请的实施例，可选地，上述晶圆减薄方法中，
[0019]所述第二研磨工艺中各个所述区域对应的研磨精度均大于所述第一研磨工艺的研磨精度。
[0020]根据本申请的实施例，可选地，上述晶圆减薄方法中，
[0021]所述第一预设厚度与所述第二预设厚度的厚度差为20um。
[0022]第二方面，本申请提供一种半导体器件的制备方法，包括：
[0023]提供晶圆，其中，所述晶圆具有第一表面，以及与第一表面相对的第二表面；
[0024]在所述晶圆的所述第一表面上进行半导体器件的正面工艺；
[0025]在完成正面工艺后的所述晶圆的所述第一表面上覆盖保护层；
[0026]采用第一研磨工艺对所述晶圆的所述第二表面进行研磨，以将所述晶圆减薄至第一预设厚度；其中，所述第一研磨工艺研磨后，所述晶圆的所述第二表面包括多个应力不同的区域；
[0027]采用第二研磨工艺，对所述晶圆的所述第二表面再次进行研磨，以将所述晶圆减薄至第二预设厚度；其中，所述第二研磨工艺中，在所述第二表面上应力增大的方向上，各个所述区域对应的研磨精度逐渐增加。
[0028]第三方面，本申请提供一种半导体器件，采用如第二方面中所述的碳化硅器件制备方法制备而成。
[0029]采用上述技术方案，至少能够达到如下技术效果：
[0030](1)通过对晶圆减薄面进行区域化不同程度的应力释放，能够精准改善或消除衬底减薄过程产生的翘曲度，避免对后续工艺造成严重影响；
[0031](2)该方法充分考虑了晶圆翘曲的分布情况，针对性改善晶圆翘曲的同时不会造成晶圆反向翘曲；
[0032](3)该方法简单便捷，成本低，效果好，易实现。
附图说明
[0033]附图是用来提供对本申请的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本申请，但并不构成对本申请的限制。在附图中：
[0034]图1是本申请一示例性实施例示出的一种晶圆减薄方法的流程示意图；
[0035]图2是本申请一示例性实施例示出的一种晶圆减薄方法的第一中间结构的剖面结构示意图；
[0036]图3是本申请一示例性实施例示出的一种晶圆减薄方法的第二中间结构的剖面结构示意图；
[0037]图4是本申请一示例性实施例示出的一种晶圆减薄方法的第三中间结构的剖面结构示意图；
[0038]图5是本申请一示例性实施例示出的一种晶圆减薄方法的第三中间结构的俯视示意图；
[0039]图6是本申请一示例性实施例示出的一种晶圆减薄方法的第四中间结构的剖面结构示意图；
[0040]图7是本申请一示例性实施例示出的一种晶圆减薄方法的第五中间结构的剖面结构示意图；
[0041]图8是本申请一示例性实施例示出的一种晶圆减薄方法的第六中间结构的剖面结构示意图；
[0042]图9是本申请一示例性实施例示出的一种半导体器件的制备方法的流程示意图；
[0043]在附图中，相同的部件使用相同的附图标记，附图并未按照实际的比例绘制。
具体实施方式
[0044]以下将结合附图及实施例来详细说明本申请的实施方式，借此对本申请如何应用技术手段来解决技术问题，并达到相应技术效果的实现过程能充分理解并据以实施。本申请实施例以及实施例中的各个特征，在不相冲突前提下可以相互结合，所形成的技术方案均在本申请的保护范围之内。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种晶圆减薄方法，其特征在于，包括：提供晶圆，其中，所述晶圆具有第一表面，以及与第一表面相对的第二表面；在所述晶圆的所述第一表面上覆盖保护层；采用第一研磨工艺对所述晶圆的所述第二表面进行研磨，以将所述晶圆减薄至第一预设厚度；其中，所述第一研磨工艺研磨后，所述晶圆的所述第二表面包括多个应力不同的区域；采用第二研磨工艺，对所述晶圆的所述第二表面再次进行研磨，以将所述晶圆减薄至第二预设厚度；其中，所述第二研磨工艺中，在所述第二表面于应力增大的方向上，各个所述区域对应的研磨精度逐渐增加。2.根据权利要求1所述的晶圆减薄方法，其特征在于，所述多个应力不同的区域的数量和尺寸，以及各个所述区域对应的研磨精度，被选择成能够对所述第一研磨工艺中产生的应力进行释放。3.根据权利要求1所述的晶圆减薄方法，其特征在于，所述多个应力不同的区域为多个同心环形区域。4.根据权利要求3所述的晶圆减薄方法，其特征在于，采用第二研磨工艺，对所述晶圆的所述第二表面再次进行研磨，以将所述晶圆减薄至第二预设厚度，包括以下步骤：按照从所述晶圆的所述第二表面的边缘向所述第二表面的中心的顺序，依次对所述多个同心环形区域进行研磨，以将所述晶圆减薄至第二预设厚度。5.根据权利要求3所述的晶圆减薄方法，其特征在于，采用第二研磨工艺，对所述晶圆的所述第二表面再次进行研磨，以将所述晶圆减薄至第二预设厚度，包括以下步骤：按照从所述晶圆的所述第二表面的中心向所述第二表面的边缘的顺序，依次对所述多个同心环形区域进行研磨，以将...

【专利技术属性】
技术研发人员：刘启军，王亚飞，罗烨辉，丁杰钦，刘锐鸣，郑昌伟，李诚瞻，罗海辉，
申请(专利权)人：株洲中车时代半导体有限公司，
类型：发明
国别省市：