刻蚀方法技术

本申请公开了一种刻蚀方法，该刻蚀方法应用于FinFET器件的制备工艺中，包括：在衬底上形成第一绝缘层，第一绝缘层覆盖衬底上的第一鳍式结构和第二鳍式结构，第一鳍式结构的高度高于所述第二鳍式结构的高度，第一绝缘层在衬底上不同区域的厚度不同，第一鳍式结构上依次形成有氧化层、第一硬掩模层和第二硬掩模层；对第一绝缘层进行第一次平坦化处理，直至第一硬掩模层暴露；去除目标区域中的第一鳍式结构、第二鳍式结构和第一绝缘层，在目标区域形成沟槽；形成第二绝缘层，第二绝缘层填充沟槽；进行第二次平坦化处理，直至第一硬掩模层暴露。本申请通过在对鳍式结构进行刻蚀截断之前对第一绝缘层进行平坦化处理，在一定程度上降低了厚度负载效应。低了厚度负载效应。低了厚度负载效应。

【技术实现步骤摘要】
刻蚀方法


[0001]本申请涉及半导体制造
，具体涉及一种应用于鳍式场效应晶体管(fin field
‑
effect transistor，FinFET)器件的制备工艺中的刻蚀方法。

技术介绍

[0002]FinFET是一种三维架构的金属
‑
氧化物半导体场效应晶体管，其特点为在其绝缘层上形成有凸起的高而薄的鳍式半导体结构(本申请中简称为“鳍式结构”)，源极和漏极分别位于鳍式结构的两端，栅极包裹鳍式结构的侧壁和顶部，其沟道区域是被栅极包裹的鳍式结构中沿源极和漏极方向的区域。由于栅极包裹的结构增强了栅极的控制能力，对沟道提供了更好的电学控制，从而降低了漏电流，抑制短沟道效应。
[0003]参考图1，其示出了相关技术中提供的FinFET器件的制备过程中通过光刻工艺覆盖光阻后的剖面示意图；参考图2，其示出了相关技术中提供的FinFET器件的制备过程中对目标区域进行刻蚀后的剖面示意图。
[0004]如图1所示，衬底110上形成有鳍式结构121和被截断过的鳍式结构130，鳍式结构121上形成有氧化层122、第一硬掩模层123和第二硬掩模层124，鳍式结构121、氧化层122、第一硬掩模层123、第二硬掩模层124和被截断过的鳍式结构130被绝缘层140覆盖，绝缘层140上形成有旋涂式玻璃(spin
‑
on glass，SOG)层150，通过光刻工艺在SOG层150上覆盖光阻301，暴露出目标区域，其中，由于不同图形密度区域具有厚度负载效应，因此绝缘层140的厚度在不同图形密度的区域的厚度不同(如图1所示，H1＜H2).
[0005]如图2所示，经过刻蚀后，由于绝缘层140的厚度的不均匀，在刻蚀量相同的情况下，不同目标区域中被刻蚀的鳍式结构的高度不同(如图2中所示，h1＜h2)，进而影响了刻蚀效果，降低了器件产品的可靠性和良率。

技术实现思路

[0006]本申请提供了一种刻蚀方法，可以解决相关技术中提供的FinFET器件的刻蚀方法由于存在厚度负载效应从而导致刻蚀不均匀的问题。
[0007]一方面，本申请实施例提供了一种刻蚀方法，所述方法应用于FinFET器件的制备工艺中，所述方法包括：
[0008]在衬底上形成第一绝缘层，所述第一绝缘层覆盖所述衬底上的第一鳍式结构和第二鳍式结构，所述第一鳍式结构的高度高于所述第二鳍式结构的高度，所述第一绝缘层在所述衬底上不同区域的厚度不同，所述第一鳍式结构上依次形成有氧化层、第一硬掩模层和第二硬掩模层；
[0009]对所述第一绝缘层进行第一次平坦化处理，直至所述第一硬掩模层暴露；
[0010]去除目标区域中的第一鳍式结构、第二鳍式结构和第一绝缘层，在目标区域形成沟槽；
[0011]形成第二绝缘层，所述第二绝缘层填充所述沟槽；
[0012]进行第二次平坦化处理，直至所述第一硬掩模层暴露。
[0013]可选的，所述去除目标区域中的第一鳍式结构、第二鳍式结构和第一绝缘层，包括：
[0014]在所述第一绝缘层上形成第三绝缘层；
[0015]在所述第三绝缘层上形成SOG层；
[0016]通过光刻工艺在所述SOG层上覆盖光阻，使所述目标区域暴露；
[0017]进行干法刻蚀，去除所述目标区域的第一鳍式结构、第二鳍式结构、第一绝缘层、第三绝缘层和SOG层；
[0018]去除光阻。
[0019]可选的，所述对所述第一绝缘层进行第一次平坦化处理，包括：
[0020]通过CMP工艺对所述第一绝缘层进行所述第一次平坦化处理。
[0021]可选的，所述进行第二次平坦化处理，包括：
[0022]通过CMP工艺进行所述第二平坦化处理。
[0023]可选的，所述第一硬掩模层包括硅氮化物层。
[0024]可选的，所述第二硬掩模层包括硅氧化物层。
[0025]可选的，所述第一绝缘层包括硅氧化物层；
[0026]所述在衬底上形成第一绝缘层，包括：
[0027]通过CVD工艺在所述衬底上沉积硅氧化物形成所述第一绝缘层。
[0028]可选的，所述第二绝缘层包括硅氧化物层；
[0029]所述形成第二绝缘层，包括：
[0030]通过CVD工艺在沉积硅氧化物形成所述第二绝缘层。
[0031]本申请技术方案，至少包括如下优点：
[0032]通过在FinFET器件的制备工艺中，在对目标区域的鳍式结构进行刻蚀截断之前，对衬底上覆盖的第一绝缘层进行平坦化处理，消除了由于衬底上不同区域由于图形密度不同所造成第一绝缘层的厚度不同，使得后期的刻蚀程度不同所导致的器件形貌较差的问题，提高了器件产品的可靠性和良率。
附图说明
[0033]为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0034]图1是相关技术中提供的FinFET器件的制备过程中通过光刻工艺覆盖光阻后的剖面示意图；
[0035]图2是相关技术中提供的FinFET器件的制备过程中对目标区域进行刻蚀后的剖面示意图；
[0036]图3是本申请一个示例性实施例提供的应用于FinFET器件制备工艺中的刻蚀方法的流程图；
[0037]图4至图9是是本申请一个示例性实施例提供的FinFET器件的刻蚀示意图。
具体实施方式
[0038]下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
[0039]在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
[0040]在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
[0041]此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种刻蚀方法，其特征在于，所述方法应用于FinFET器件的制备工艺中，所述方法包括：在衬底上形成第一绝缘层，所述第一绝缘层覆盖所述衬底上的第一鳍式结构和第二鳍式结构，所述第一鳍式结构的高度高于所述第二鳍式结构的高度，所述第一绝缘层在所述衬底上不同区域的厚度不同，所述第一鳍式结构上依次形成有氧化层、第一硬掩模层和第二硬掩模层；对所述第一绝缘层进行第一次平坦化处理，直至所述第一硬掩模层暴露；去除目标区域中的第一鳍式结构、第二鳍式结构和第一绝缘层，在目标区域形成沟槽；形成第二绝缘层，所述第二绝缘层填充所述沟槽；进行第二次平坦化处理，直至所述第一硬掩模层暴露。2.根据权利要求1所述的方法，其特征在于，所述去除目标区域中的第一鳍式结构、第二鳍式结构和第一绝缘层，包括：在所述第一绝缘层上形成第三绝缘层；在所述第三绝缘层上形成SOG层；通过光刻工艺在所述SOG层上覆盖光阻，使所述目标区域暴露；进行干法刻蚀，去除所述目...

【专利技术属性】
技术研发人员：邱岩栈，廖俊明，黄汇钦，李镇全，吕昆谚，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：