半导体存储装置制造方法及图纸

一种不会更换成有缺陷的冗余存储单元而能够可靠地补救缺陷位的半导体存储装置。其具有按ＸＹ方向配置的存储单元阵列１９，备有在由Ｘ地址及Ｙ地址定义的存储单元中存储缺陷存储单元的Ｘ地址的缺陷位地址存储器１１、将从外部地址总线１３输入的地址与来自缺陷位地址存储器１１的地址进行比较的地址比较器１４、以及当用该比较器１４判断出从外部地址总线１３输入了与缺陷位地址相同的Ｘ地址Ｘｅ时在内部地址总线１７上产生Ｘｅ＋ｍ的内部地址运算器１６。（*该技术在2015年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及具有将存储单元配置成多个阵列形式的存储单元阵列的半导体存储装置，特别是涉及备有存储单元缺陷位补救功能的半导体存储装置。在将存储单元按矩阵配置的存储单元阵列中，无缺陷地形成所有的位(存储单元)是极其困难的。为此，必须将有缺陷的存储单元更换为专门准备的存储单元，进行所谓缺陷位的补救。作为现有的有代表性的缺陷存储器补救方式，图4示出的结构是大家熟知的。图中的1为主存储单元阵列、2为冗余存储单元阵列、3为主存储单元阵列1一边的译码器、4为冗余存储单元阵列2一边的选择译码器、5为冗余熔丝、6为控制电路。采用这种方式，是将多个存储单元划分成存储矩阵，在该存储矩阵中包括有主存储单元阵列1和冗余存储单元阵列2，并判断从外部输入的地址是否包含缺陷位的地址。若有缺陷位的地址，则使主存储单元阵列1的译码器3的输出保持待用状态，而将冗余存储单元阵列2的译码器4激活启用，对冗余存储单元阵列2进行访问。但是，在这种现有方式中，存在以下两个问题。第1，由于冗余存储单元阵列2的缺陷不能预先测定，所以即使将主存储单元阵列1的缺陷位更换为冗余存储器，仍有时会更换成有缺陷的冗余存储单元阵列2而不能补救。第2，用冗余存储单元补救的只是与该冗余存储器邻近的阵列，存在补救效率低的问题。这样，在现有的半导体存储装置中，存在着即使将缺陷位更换为冗余存储器，仍有时会更换成有缺陷的冗余存储单元而不能补救，以及用冗余存储单元补救的只是与该冗余存储器邻近的阵列，存在补救效率低的问题。本专利技术就是考虑到上述情况而开发的，其目的在于提供一种不会将缺陷位更换成有缺陷的冗余存储单元而能够可靠地补救、且可提高缺陷位补救效率的半导体存储装置。本专利技术的要点是能够测试冗余存储单元，另外，对不一定是邻近的存储矩阵的缺陷位也能利用冗余存储器进行补救。亦即本专利技术的半导体存储装置具有按XY方向配置成阵列形式的存储单元阵列，该半导体存储装置的特征在于备有在由X地址和Y地址定义的存储单元中存储缺陷位存储单元的至少X地址的装置、以及当从外部输入与缺陷位地址相同的X地址Xe时产生作为内部地址的Xe＋m(m为正或负的整数)的装置。这里，作为本专利技术的最适当的实施形态，列举如下。(1)当从外部输入与缺陷位地址相同的X地址Xe及比Xe高的上位地址Xl时，产生Xl＋m(m为正或负的整数)作为内部地址。(2)在存储单元阵列中存在多个缺陷位、且其X地址为自低位起的Xej(j＝1、2、…)的情况下，当作为外部地址输入从X0到Xe1－1的地址Xl时，产生与外部地址相同的地址Xl作为内部地址。当作为外部地址输入从Xe1到Xe2－2的地址Xl时，产生外部地址加1的地址Xl＋1作为内部地址，而当作为外部地址输入从Xe2－1到Xe3－3的地址Xl时，产生外部地址加2的地址Xl＋2作为内部地址。就是说，当作为外部地址输入从Xej－(j－1)到Xe(j＋1)－(j＋1)的地址Xl时，产生外部地址加“j”的地址Xl＋j作为内部地址。(3)以X地址为用于选择位线的列地址(或用于选择字线的行地址)，Y地址为行地址(或列地址)。(4)备有存储缺陷位存储单元的X地址和Y地址两者的装置、根据缺陷位的分布偏向情况选择应进行地址移位动作的地址X、Y中的任意一个的装置、以及当从外部输入与缺陷位地址相同的上述选择出的X地址Xe或Y地址Ye时产生作为内部地址的Xe＋m或Ye＋m(m为正或负的整数)的装置。(5)设定地址移位为负。按照本专利技术，通过设置存储缺陷位存储单元的X地址的装置和根据输入的缺陷位地址Xe产生内部地址Ye＋m的装置，可以无需进行主存储单元阵列和冗余存储单元阵列的物理划分，也能对冗余存储单元部分进行与主存储单元部分同样的访问测试。因此，能够可靠地补救缺陷位，进而可提高补救效率。另外，如按照上述(1)的结构，则具有缺陷位地址以上地址的部分应将地址移动m位，因而通过对X＞Xe的数进行简单的加m位的运算即可补救缺陷位。如按照上述(2)，则通过将多个缺陷位的X地址自低位起设定为Xej(j＝1、2、…)，并当作为外部地址输入从Xej－(j－1)到Xe(j＋1)－(j＋1)的地址时，产生外部地址加“j”的地址Xl＋j作为内部地址，从而在有多个缺陷位的情况下仍可简单地补救缺陷位。附图说明图1是表示与本专利技术的一个实施例有关的半导体存储装置基本结构的框图。图2是表示实施例中采用的存储单元的地址结构图。图3是与缺陷位对应的地址移位情况的说明图。图4是表示现有的半导体存储器基本结构的框图。图5是表示与实施例有关的半导体存储装置更详细的基本结构的框图。图6是表示地址比较器的电路图。图7是表示地址变换装置的电路图。图8是表示地址变换装置的框图。图9是表示加数计算电路的框图。图10是表示与另一实施例有关的半导体存储装置简略结构的框图。图11是表示缺陷地址存储装置和缺陷地址检测电路的电路图。图12表示更换地址存储装置和更换地址输出装置的电路图。图13是表示外部地址无效电路的电路图。图中符号11…缺陷位地址存储器12…缺陷位地址输出总线13…外部地址总线14…地址比较器15…地址比较结果的输出总线16…内部地址运算器17…内部地址总线18…X译码器19…存储单元阵列20…测试方式检测器21…测试方式标志的输出总线22…外部引脚输入信号首先，简略说明本专利技术的实施例。图1是表示与本专利技术的一个实施例有关的半导体存储装置基本结构的框图。图中的11为存储缺陷位的X地址的缺陷位地址存储器、12为缺陷位地址的输出总线、13为输入外部地址的外部地址总线、14为对总线12、13的各地址进行比较的地址比较器、15为地址比较结果的输出总线、16为用来产生内部地址的内部地址运算器、17为输出所产生的内部地址的内部地址总线、18为X译码器、19为存储单元阵列、20为测试方式检测器、21为测试方式标志的输出总线、22为外部引脚输入信号。本实施例的存储单元阵列19作为对外部具有α位X地址的存储阵列使用，而内部地址假定由β位(α＋1)定义。具体地说，如图2所示的存储单元阵列19，在相当于原来必需的α位X地址的部分上又增加了用于补救缺陷位的裕量部分。另外，作为构成阵列19的存储单元，这里例如可采用DRAM(动态随机存取存储器)。在这种结构中，来自芯片外部或同一芯片内的存储装置外部的α位X地址输入到外部地址总线13后，则利用地址比较器14将该地址与β位(β＞α)的缺陷位地址存储器11的地址输出进行比较。具体地说，就是与β位地址的低位的α位进行比较。在以下的实施例中，按β＝α＋1进行说明。首先，说明只有一个缺陷位的情况。当输入地址(外部地址)在低位的n位与缺陷位地址不一致时，不一致信号被输出到地址比较输出总线15，而与从外部地址总线13输入的地址相同的地址数据输出到内部地址总线17。然后，该地址输入到X译码器18，选择与该地址对应的X选择线、例如字线。另一方面，当输入地址在低位的n位与缺陷位地址一致时，以及与缺陷位地址相同或较大的地址时，则通过内部地址运算器16，产生在外部地址总线13的数据上加m的地址。这里，例如为m＝1。通过以上操作，缺陷位被更换为高1位的地址。关于存在多个缺陷位的情况，以下为简单起见，参照图3说明具有2个缺陷位XA和XB、且XA＞XB时的情本文档来自技高网...

【技术保护点】
一种半导体存储装置，它具有按ＸＹ方向配置成阵列形式的存储单元阵列，其特征在于：备有在由Ｘ地址及Ｙ地址定义的存储单元中存储缺陷存储单元的至少Ｘ地址的装置、以及当从外部输入与缺陷位地址相同的Ｘ地址Ｘｅ时产生作为内部地址的Ｘｅ＋ｍ（ｍ为正或负的整数）的装置。

【技术特征摘要】
JP 1994-12-7 304040/941.一种半导体存储装置，它具有按XY方向配置成阵列形式的存储单元阵列，其特征在于备有在由X地址及Y地址定义的存储单元中存储缺陷存储单元的至少X地址的装置、以及当从外部输入与缺陷位地址相同的X地址Xe时产生作为内部地址的Xe＋m(m为正或负的整数)的装置。2.根据权利要求1所述的半导体存储装置，其特征在于备有当从外部输入与缺陷位地址相同的X地址Xe及比Xe高的上位地址Xl时产生作为内部地址的Xl＋m(m为正或负的整数)的装置。3.根据权利要求1所述的半导体存储装置，其特征在于备有如下所述的装置，即在上述存储单元阵列中存在多个缺陷位、且其X地址为自低位起的Xej(j＝1、2、…)的情况下，当作为外部地址输入从X0到Xe1－1的地址X1时产生与外部地址相同的地址X1作为内部地址、而当作为外部地址输入从Xej－(j－1)到Xe(j＋1)－(j＋1)的地址时产生外部地址加“j”后的地址X1＋j作为内部地址。4.根据权利要求1所述的半导体存储装置，其特征在于以X地址为列地址或行地址，Y地址为行地址或列地址。5.一种半导体存储装置，它具有按XY方向配置成阵列形式的存储单元阵列，其特征在于备有存储缺陷位存储单元的X地址和Y地址的装置、根据缺陷位的分布偏向情况选择应进行地址移位动作的地址X、Y中的任意一个的装置、以及当从外部输入与缺陷位地址相同的上述选择出的X地址Xe或Y地址Ye时产生作为内部地址的Xe＋m或Ye＋m(m为正或负的整数)的装置。6.一种半导体存...

【专利技术属性】
技术研发人员：大脇幸人，福田良，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[日本]