【技术实现步骤摘要】
带P型终端的AlGaN/GaN异质结多沟道功率二极管及制作方法
[0001]本专利技术属于半导体器件
,特别涉及一种带P型终端的AlGaN/GaN异质结多沟道功率二极管,可用作电力系统的核心器件。
技术介绍
[0002]电力系统的核心部分是电力电子器件,提高电力电子器件在更复杂场合、更严苛环境下的适用性,是电力电子领域的主流发展趋势。Si材料作为第一代半导体材料,其相应的器件是目前电力电子市场的主流产品。随着半导体工艺技术的成熟,Si器件的性能已经趋近于材料的极限,已经无法满足社会对电能转换器件的需求。为了进一步提高器件性能,突破电力电子领域目前所面临的瓶颈,需要采用新的材料。
[0003]GaN作为第三代宽禁带半导体材料的代表,具有突出的优势。GaN的饱和电子漂移速度是Si的2倍,且GaN材料拥有更高的电子浓度、迁移率、击穿场强,因此基于GaN材料制备的功率器件在理论上具有更大的电流密度、更大的功率密度、更高的开关速度。常用Baliga优值来衡量半导体器件的功率特性,GaN材料的Baliga优值远远大于Si材料,因此GaN材料在功率器件制造方面具有更高的优势和潜能,有望成为硅的替代物。
[0004]基于AlGaN/GaN异质结结构的器件,因其具有高密度、高迁移率的二维电子气,近些年来被广泛研究,部分成果已经开始应用于市场。GaN基器件在衬底的选择上有蓝宝石衬底、SiC衬底、Si衬底,以及自支撑衬底。从制造成本的角度考虑,硅衬底上的氮化镓具有更大的晶圆尺寸,器件制造效率更高,成本更低。除此之外, ...
【技术保护点】
【技术特征摘要】
1.一种带P型终端的AlGaN/GaN异质结多沟道功率二极管,其自下而上包括衬底(1)、缓冲层(2)、GaN沟道层(3)、AlGaN势垒层(5),AlGaN势垒层(5)的上部依次为多沟道层(6)、GaN帽层(7)和钝化层(10),多沟道层(6)和GaN帽层(7)的两侧为阴极(11),中间为圆形槽状阳极(9)且阳极上端与槽口上表面有水平方向上的交叠,该多沟道层(6)包括n组沟道,2≤n≤10,每组沟道由上AlGaN势垒层(63)和下GaN沟道层(61)组成,其特征在于:所述GaN沟道层(3)与AlGaN势垒层(5)之间设有厚度为0.5~2nm的AlN插入层(4),以增大电流密度,减小导通电阻;所述GaN帽层(7)的上部与阳极上端水平部分之间设有环状P型终端(8),该终端采用P
‑
GaN或P
‑
NiO,厚度为100~500nm,以改善金属半导体肖特基接触电场尖峰现象,提高器件击穿电压;所述多沟道层(6)每组沟道内的GaN沟道层(61)与AlGaN势垒层(63)之间设有厚度为0.5~2nm的AlN层(62),以增大电流密度,减小导通电阻;所述环状阴极金属(11)和圆形阳极金属(9)的区域均为凹槽结构。2.根据权利要求1所述的二极管,其特征在于:所述衬底(1),采用Si或SiC或GaN材料,厚度为300~1200μm;所述缓冲层(2),采用GaN材料,厚度为0.5~10μm;所述GaN帽层(7),厚度为2~5nm;所述钝化层(10),采用SiN或SiO2或Al2O3或HfO2单层介质,或者双层复合介质。3.根据权利要求1所述的二极管,其特征在于:所述GaN沟道层(3),厚度为100~500nm;所述下GaN沟道层(61)的厚度为20~100nm,AlN层(62)厚度为0.5~2nm,上AlGaN势垒层(63)的厚度为10~30nm。4.一种带P型终端的基于AlGaN/GaN异质结二维电子气的多沟道功率二极管的制备方法,其特征在于,包括如下:1)对衬底表面进行消除悬挂键的预处理,将预处理的衬底置于H2氛围的反应室在900~1000℃的高温下进行热处理,采用金属有机化合物化学气相沉积MOCVD工艺淀积厚度为0.5~10μm的GaN缓冲层;2)在GaN缓冲层上采用金属有机化合物化学气相沉积MOCVD工艺淀积厚度为100~500nm的非故意掺杂GaN沟道层;3)在GaN沟道层上采用金属有机化合物化学气相沉积MOCVD工艺淀积厚度为0.5~2nm的AlN插入层;4)在AlN插入层上采用金属有机化合物化学气相沉积MOCVD工艺淀积厚度为15~30nm的AlGaN势垒层;5)在AlGaN势垒层上采用金属有机化合物化学气相沉积MOCVD工艺继续依次淀积20~100nm厚的下GaN沟道层、0.5~2nm厚的AlN层、10~30nm厚的上AlGaN势垒层;以此三层结构持续累积,形成多沟道层;6)在多沟道区域的最上层AlGaN势垒层上采用金属有机化合物化学气相沉积MOCVD工艺生长GaN帽层,厚度为2~5nm;7)在GaN帽层的上方制作环形区域掩膜,并采用反应离子蚀刻RIE或者电感耦合等离子
体ICP工艺进行刻蚀,刻蚀凹槽的深度为从GaN帽层到多沟道区域第一层GaN沟道层的深度;8)将刻蚀之后的样品放入电子束蒸发台或溅射台,淀积金属,形成阴极;9)将淀积完金属的样品放入退火炉中,在高温下进行退火,使阴极金属与接触界面形成欧姆接触;10)在GaN帽层的上方制作圆形区域掩膜,并采用反应离子蚀刻RIE或者电感耦合等离子体ICP工艺进行刻蚀,刻蚀凹槽的深度为从GaN帽层到GaN沟道层的深度;11)在GaN帽层的上方制作环形区域掩膜,该环形区域正好包围在10)中圆形区域的一周,将制作掩膜之后的样品放入金属有机物化学气相淀积MOCVD或电感耦合等离子体化学气相沉积ICP
‑
CVD反应腔内,进行P型...
【专利技术属性】
技术研发人员:周弘,刘亦琛,苏春旭,张进成,刘志宏,郝跃,
申请(专利权)人:西安电子科技大学,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。