用于制造半导体器件的电容器的方法及电容器技术

一种用于高度集成的半导体器件的电容器，以下列方法依次进行下列步骤：设置半导体基片；在半导体基片上形成钌－铂膜；对钌铂膜进行热处理以在钌－铂膜上生成钌－铂氧化物；及在钌－铂氧化物上形成介电膜和电导层。（*该技术在2016年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种半导体器件的电容器，特别是涉及适用于高集成度的半导体器件的电容器。而且，本专利技术还涉及用于制造该电容器结构的方法。随着半导体器件被高度集成，元件在尺寸上变得更小，而难于保证与存储电极的表面积成比例的足够存储电容量。尤其是，在DRAM器件的情况下，其单元元件由一个MOS晶体管和一个电容器组成，高集成度的关键点是提高电容器的存储电容量，而电容器占据了芯片中的很大面积，同时要减小由电容器所占据的面积。已经建议了各种技术来提高由下式所代表的电容器的存储电容量；C=Eo×Er×AT]]>其中，C代表电容器的存储电容量，Eo代表真空介电常数，Er代表介电膜的介电常数，A代表电容器的面积，T代表电容器的厚度。例如，具有高介电常数的介电膜由薄BST((Ba，Sr)TiO3)或PZT(Pb(ZryTix)O3)膜形成，每种膜都具有高介电常数Er，使得半导体器件可被高度集成。但是，该技术存在下述缺陷在构成电容器的下电极的表面上产生了小丘针孔，而使该器件的电性能不稳定以及使再现性变坏。为了克服该缺陷，提出了另一项技术电容器由下电极和上电极组成，两者都由氧化钌(RuO2)或铂(Pt)形成，并经过热处理使之稳定。当使用氧化钌作电极时，在热处理中会在介电膜和上电极之间产生应力。进而，由于氧或硅从上和/或下电极扩散至介电膜中而使介电膜的特性变坏。另一个缺点是氧化钌膜形成较慢。在上和下电极由铂形成的情况下，在热处理中在200-300℃下会在铂的表面上形成硅或硅化物，而导致大大地提高了漏电流。这样，不但电极的电性能变差，而且对绝缘膜的粘合性变得更差。而且，铂同样会因应力而产生小丘，并且薄膜的特性会随着时间的推移而降低。在“Integrated Ferroelectrics，1995，Vol.8，P151-163，H.N.Al-Shareef”中公开的形成电极的技术，就是为了解决上述问题，并保持氧化钌和铂的优点。但是，上述现有的技术仍存在下列缺点电容器的制造方法非常复杂，而使半导体器件的可靠性降低。而且，该复杂的方法也提高了生产成本，降低了生产率。因而，上述现有的半导体器件的电容器的制造技术已不适合于半导体器件的高度集成。本专利技术的目的是为了克服现有技术中存在的上述问题，而提供一种半导体器件的电容器结构，对于半导体器件的高集成度具有足够高的电容器。本专利技术的另一个目的是提供一种用于制造电容器结构的方法。根据本专利技术的一个方案，用于制造半导体器件的电容器的方法包括依次进行的下列步骤设置一个半导体基片；在该半导体基片上形成钌-铂膜；对该钌-铂膜进行热处理以在该钌-铂膜上生长出氧化钌-铂；在该氧化钌-铂上形成介电膜和导电层。根据本专利技术的另一个方案，用于制造半导体器件的电容器的方法包括下列依次进行的步骤设置一个半导体基片；在所述半导体基片上形成下绝缘层，所述下绝缘层具有从暴露的所述半导体基片的预定面积中穿过的接触孔；在所述下绝缘层的所述接触孔中形成一接触栓(Contact plug)；在所述接触栓和所述下绝缘层上形成钛膜和氮化钛膜；在所述氮化钛膜上形成钌-铂膜；对所述钌-铂膜进行热处理以在所述钌-铂膜上生长出氧化钌-铂；对所述氧化钌-铂、所述钌-铂膜、所述氧化钛和钛膜进行刻图；在形成的结构上形成介电膜和平板电极。根据本专利技术的另一方案，半导体器件的电容器包括在半导体基片上的一个下电极，一个介电膜和一个上电极，其中所述下电极包括钌-铂膜和氧化钌-铂。下面参照附图对实施例进行的描述，将使本专利技术的其他目的和方案变得更明确，其中附图说明图1至7是表示根据本专利技术的用于制造半导体器件的电容器的方法的截面图。参照附图将会更好地理解本专利技术优选实施例的使用，其中相同的标号分别用于相同或相应部分。如图1所示，下绝缘层13首先形成在半导体基片11上，其具有使由元件隔离膜(未示出)、栅氧化膜(未示出)和栅极(未示出)组成的全部结构平面化的目标。在形成该栅极之后，可以形成位线。下绝缘层13由具有优良流动性的绝缘材料制成。然后，使用接触掩模(未示出)，通过有选择地使下绝缘层13露出以形成穿过半导体基片11的预定区域的接触孔15，即使杂质注入区露出，来进行刻蚀处理。接着，在包括下绝缘层13和接触孔15的所形成的结构上，淀积多晶硅的覆盖层，然后再次刻蚀以在接触孔15中形成接触栓多晶硅膜17。图2是在钛膜19和氮化钛膜21依次形成在其结构上之后的截面，接着使钌-铂膜23淀积在氮化钛膜21上。钛膜19具有约100-300埃的厚度，而氮化钛膜21具有约200-400埃的厚度。给钌-铂膜23提供一个以2000至5000埃范围的厚度。溅射处理被用于钌-铂膜23的淀积，其中钌和铂同时间用作为靶。该用于钌-铂膜23的淀积处理具有使用DC或RF磁源的溅射的优点。该淀积处理最好是在1mTorr-100Torr下以50-5000瓦的功率在室温至700℃的基片温度范围内进行1-10分钟。作为气氛，可使用氮气、氩气或氧气。然后在氧气气氛中进行约0.5-2小时的热处理，以在钌-铂膜23的表面上生成出氧化物25，如图3所示那样。用RuxOyPt2(X、Y和Z代表具有X+Y+Z＝1的组成率)来代表该钌-铂氧化物25。在约500-850℃的温度下进行热处理。图4是在其结构上形成光敏膜图形27之后的截面图。为此，光敏膜(未示出)形成在所形成的结构上并且使用存储电极掩模(未示出)来进行刻蚀。图5是在使用光敏膜图形27作为掩模之后的截面图，依次对钌-铂氧化物25、钌-铂膜23、氮化钛膜21和钛膜19进行刻蚀以分别形成钌-铂氧化物图形25a-钌-铂图形23a、氮化钛图形21a和钛膜图形19a，然后除去光敏膜图形27。然后，如图6所示，在所形成的结构上以一定的厚度形成具有高介电常数的介电膜29。作为介电膜(29)，使用具有高介电常数的绝缘膜，例如BST或BIT。介电膜29最好其有约300-600埃的厚度。最后，在介电膜29上淀积一导电层以形成一平板电极31，由此产生对高集成度的半导体器件具有足够高电容量的电容器。如上述那样，由于钌和铂不形成复杂的组合结构而是同时作为用于淀积的靶，就能简化制造。进而，根据本专利技术，能够容易地控制钌和铂的组合，因而就能调整介电膜的特性。而且，钌-铂靶使得氧气氛可被用于形成钌-铂氧化物的下电极，即，存储电极。因而，根据本专利技术半导体器件的电性能和可靠性可以得到大大改善，并最终提供半导体器件的高集成度的基础。本专利技术是以说明的方式被描述，应当知道所使用的术语仅是用于说明而不是限定。可以根据上述教导进行本专利技术的多种改型和变化。应当清楚在权利要求所限定的范围中，可以用除上述特例之外的方法实施。本文档来自技高网...

【技术保护点】
一种用于制造半导体器件的电容器的方法，包括下列依次进行的步骤： 设定一个半导体基片；在半导体基片上形成钌－铂膜； 对钌铂膜进行热处理以在钌－钯膜上生成出钌－铂氧化物；及 在钌－铂氧化物膜上形成介电膜和导电层。

【技术特征摘要】
KR 1995-11-30 95-454831.一种用于制造半导体器件的电容器的方法，包括下列依次进行的步骤设定一个半导体基片；在半导体基片上形成钌-铂膜；对钌铂膜进行热处理以在钌-钯膜上生成出钌-铂氧化物；及在钌-铂氧化物膜上形成介电膜和导电层。2.根据权利要求1的方法，进一步下列步骤在半导体基片与钌-铂膜之间形成钛膜和氮化钛膜。3.根据权利要求1的方法，其中以溅射处理形成所述钌-铂膜，其中钌-铂同时作为靶。4.根据权利要求3的方法，其中用DC溅射处理在室温到700℃以50-5000瓦的功率在大约1mTorr至100Torr的淀积压力下持续1-10分钟地形成所述钌-铂膜。5.根据权利要求3的方法，其中用RF溅射处理在室温至700℃以50-5000瓦的功率在大约1mTorr至100Torr的淀积压力下持续1-10分钟地形成所述钌-铂膜。6.根据权利要求1的方法，其中所述热处理步骤在500-850℃下进行0.5-2小时。7.一种用于制造半导体器件的电容器的方法，包括下列依次进行的步骤设置一半导体基片；在所述半导体基片上形成下绝缘层，所述下绝缘层具有穿过暴露的所述半导体器件的预定区域的接触孔；在所述下绝缘层的所述接触孔中形成接触栓；依次在所述接触栓和所述下绝缘层上形成钛膜和氮化钛膜；在所述氮化钛膜上形成钌-铂膜；对所述铂-钌膜进行热处理以在所述钌-铂膜上生成出钌-铂氧化物；对所述钌-铂氧化物、所述钌-铂膜所述氮化钛和钛膜进行刻图；及在所形成的结构上形成介电膜和平板电极。8.根据权利要求7的方法，其中所述下绝缘层由具有优良流动性的绝缘材料形成。9.根据权利要求7的方法，其中所述接触栓由...

【专利技术属性】
技术研发人员：崔璟根，
申请(专利权)人：现代电子产业株式会社，
类型：发明
国别省市：KR[韩国]