制备有缺陷集成电路平面图样品和测量其中疵点的方法技术

制备透射电子显微镜用的集成电路的平面图样品，其方法是：给有缺陷的电路元件做记号；把样品的上表面研磨到镜面光泽度；研磨下表面，以便减薄整个样品的厚度；以及通过研磨或者造凹坑、必要时与离子铣相结合，进一步处理下表面，以便把缺陷附近的样品减薄。用这种方法制备的样品提供宽的视域并且能够以大的角度倾斜。通过在研磨样品时以预定的角度夹持样品，可以留下该样品中特定层的已知厚度。（*该技术在2017年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及用于透射电子显微镜观测的半导体集成电路样品的制备方法，以及借助于这种样品分析缺陷的方法。透射电子显微镜(下文称为TEM)经常用于观测和分析出现在集成电路中、尤其是出现在大规模和超大规模集成电路(VLSI或者ULSI电路)中的缺陷的原因。由于VLSI或者ULSI电路可以包含数百万个晶体管和其它电路元件，所以，第一步是要查出具体的电路元件的缺陷并且标明缺陷位置。通常，集成电路的尺寸大到不能把它置于TEM样品托架上，因此，把包含所述标明的位置的样品从集成电路中取出。接着，通过修磨所述标明的位置周围的小区域、使得所述TEM中的电子束有可能穿透来制备用于TEM观测的样品。已知的样品制备技术包括用于确定缺陷位置的光束诱导电流(OBIC)分析法，以及用于使所述缺陷点周围区域成为薄片的研磨、造凹坑、离子铣和聚焦离子束(FIB)处理法。许多传统的样品制备方法存在如下问题虽然所述标明的位置的周围区域被变薄了，但是，该样品的其余大部分区域被保留在未变薄的状态。当被置于所述TEM中时，该样品仅能以一定的有限的角度倾斜，使得该样品的保留厚度部分不阻碍电子束。所述倾斜角度方面的这种限制妨碍进行某些必要的类型的观测和分析。第二个问题是所述小的变薄的部分可能未使引起所述缺陷的结上的疵点充分地显形。在为横截面观测而制备的样品中，这个问题是尤其实际的，因为，所述薄的部分通常未显示缺陷的全范围，有时完全丢失所述缺陷。在平面图样品的几何条件下，第三个问题来自所述样品的层状结构。在传统的制备技术的情况下，难于确定电子束遇到的各层的各自的厚度，因此，难于对由TEM观测提供的信息进行精确的分析。具体地说，精确的元件分析变得困难。因此，本专利技术的目的是通过对集成电路样品的观测而使结构缺陷充分地显形。本专利技术的另一个目的是使用于TEM观测的样品能够在宽的角度范围内倾斜。本专利技术的再一个目的是进行精确的元件分析。本专利技术的样品制备方法以下面的步骤开始，即，给集成电路中有缺陷的电路元件做记号以及切开包含缺陷的电路元件的样品。和集成电路本身一样，所述切开的样品包括由一层或者多层上层复盖的基片。接着，研磨样品的上表面和下表面，把样品的厚度减小到大约十分之一毫米。对样品的上表面进行镜面研磨，从而去除可能妨碍TEM观测的上层。然后，在低于有缺陷的电路元件的范围内进一步把所述样品的下表面修磨到使TEM的电子束能够穿透该样品的厚度。可以利用造凹坑或者研磨作为进一步的修磨方法，必要时可结合离子铣。本专利技术的方法允许保留缺陷位置基片上方集成电路的上层的已知厚度，或者保留缺陷位置下面基片的已知厚度。在研磨所述上表面或者下表面时可以通过以预定的角度夹持样品来产生所述已知厚度。当在TEM中观测用这种方法制备的样品时，可以观测到具有相对地大的面积的平面图。所述样品可以按基本上不受限制的、包括大角度的、允许使用各种分析技术的角度倾斜。此外，能够使TEM测量免受由基片或者上层的已知厚度引起的的影响，因此，例如能够精确地进行元件分析。附图中附图说明图1是集成电路的一部分的透视图，图中举例说明缺陷的位置；图2举例说明给图1中的所述缺陷作记号；图3举例说明切开包含所述缺陷的样品；图4举例说明研磨所述样品的上表面；图5举例说明处在研磨的中间阶段的所述上表面；图6举例说明处在研磨的最后阶段的所述上表面；图7举例说明研磨下表面之后的样品；图8举例说明在所述下表面上造凹坑；图9举例说明对所述凹坑进行离子铣；图10说明在研磨上表面时如何夹持样品；图11举例说明研磨上表面的另一种方法；图12举例说明处在研磨的中间阶段的所述上表面；图13举例说明上表面的研磨操作的停止点；图14是如图11至13中的研磨之后样品的剖面图；图15显示图14的一部分的放大的视图；图16举例说明可以在完成上表面的研磨之后的样品中进行的切片；图17举例说明图16中的研磨下表面之后的样品；图18举例说明图16中的在下表面造凹坑之后的样品；图19举例说明图16中的对所述凹坑进行离子铣之后的样品；图20举例说明可以用来代替图18中所示的造凹坑的操作的研磨处理；图21举例说明图20中研磨处理的结果；图22举例说明如图1至9中那样制备的样品的TEM观测；图23举例说明如图11至15中那样制备的样品的TEM观测；图24举例说明如图16至19中那样制备的样品的TEM观测；图25举例说明图24中样品的倾斜；图26举例说明如图11至19中那样制备的样品的TEM观测；图27举例说明图26中样品的倾斜；图28举例说明如图20和21中那样制备的样品的TEM观测；图29举例说明图28中样品的倾斜；图30举例说明在晶体位错周围电子束的散射；图31举例说明在传统的样品制备方法中的开始的各步骤；图32举例说明在这种传统的方法中的接着的步骤；图33举例说明如图31和32中那样制备的样品的TEM观测。下面将参考附图中例示的实施例借助于例子描述本专利技术。首先将描述在不保留任何厚的样品部分的情况下制备集成电路的平面图样品的一般方法。作为例子，图1显示有缺陷的VLSI器件的表面的一部分。该器件具有大量的诸如在半导体基片中形成的晶体管的电路元件10。该基片被各种绝缘的和导电的材料层所复盖，该图中未明确地示出这些材料层。样品制备过程的第一步是要查出具体电路元件的缺陷位置11。可以采用诸如OBIC分析法的传统的缺陷分析方法来进行这一步骤。这些方法还能够确定所述缺陷是位于基片中还是位于上层中。其次，例如像图2中所示的那样通过用聚焦的离子束(FIB)在有缺陷的电路元件的相对的两侧做记号12而标明所述缺陷位置11。记号12可以具有任何方便的形状，但是，应当是可以用光学显微镜观测的。接着，例如用钻石轮切片机从所述器件中切出样品13。该样品具有圆盘形状，其直径小到足以和TEM中的样品托架相配合，典型的直径是大约3毫米。所述切割是在光学显微镜的监视下进行的，并且是这样控制的，使得缺陷位置11周围的记号12基本上位于样品13的中心。接着像图4中所示那样通过把样品13颠倒地放在旋转式抛光盘14上来抛光样品13的上表面。以这样的方式夹持样品13，即，如箭头所示那样，在抛光时可以使所述样品本身也旋转。因此，如图5中所示，抛光是从样品13的周边向着其中心进行的。下面将描述样品夹持装置。所述抛光处理去掉了样品13的各上层中的一层或者多层，并且，把曝露出来的表面抛光到镜面光泽度。可以通过注意被抛光表面上可见边界的进展来观察所述抛光处理的进度，例如，注意已曝露的基片区域15和仍然被一个或者多个上层复盖的基片区域之间的边界。抛光处理一直进行到已经从样品13的表面去除足够多的材料、以致能够对缺陷位置11进行TEM观测为止。例如，当已曝露的基片区域15和上层之间的边界到达如图6中所示的离开记号12之间的缺陷位置11某一短距离的位置时，可以停止所述抛光处理。于是，在缺陷11处，基片上面的上层厚度的大部分已经被去除；具体地说，通常用来复盖半导体集成电路的厚的表面钝化层已经被大部分或者全部去除。接着研磨样品13的下表面13A。例如，如图7中所示，对下表面的研磨处理一直进行到已经把样品厚度减小到大约100微米为止。如图8中所示，在样品的下表面13A上形成凹坑16。该凹坑位于所述样品的中心。由此，本文档来自技高网...

【技术保护点】
一种制备透射电子显微镜观测用的有缺陷的集成电路的平面图样品的方法，其特征在于包括以下步骤：（ａ）给所述集成电路中的有缺陷的电路元件做记号，（ｂ）从所述集成电路中切出小到能够被夹持在所述透射电子显微镜中的样品，所述样品具有上表面和与所 述上表面相对的下表面，所述有缺陷的电路元件位于所述样品的上表面附近，（ｃ）既研磨所述上表面、也研磨所述下表面，从而把所述样品的所有部分减薄到小于２００微米的厚度，（ｄ）在所述有缺陷的电路元件下面的区域，进一步把所述样品的下表面减薄到 这样的厚度，使得所述透射电子显微镜中的电子束能够穿透所述样品。

【技术特征摘要】
JP 1996-1-9 001768/961.一种制备透射电子显微镜观测用的有缺陷的集成电路的平面图样品的方法，其特征在于包括以下步骤(a)给所述集成电路中的有缺陷的电路元件做记号，(b)从所述集成电路中切出小到能够被夹持在所述透射电子显微镜中的样品，所述样品具有上表面和与所述上表面相对的下表面，所述有缺陷的电路元件位于所述样品的上表面附近，(c)既研磨所述上表面、也研磨所述下表面，从而把所述样品的所有部分减薄到小于200微米的厚度，(d)在所述有缺陷的电路元件下面的区域，进一步把所述样品的下表面减薄到这样的厚度，使得所述透射电子显微镜中的电子束能够穿透所述样品。2.权利要求1的方法，其特征在于在所述步骤(c)中，把所述上表面研磨到镜面光泽度。3.权利要求1的方法，其特征在于所述步骤(d)还包括以下步骤在所述下表面中形成凹坑，以及对所述凹坑中的所述下表面进行离子铣。4.权利要求1的方法，其特征在于所述集成电路包括基片和多层覆盖所述基片的上层，以及在所述步骤(c)中，把所述上表面一直研磨到所述基片的曝露的区域的边界到达离开所述有缺陷的电路元件预定距离的地方为止。5.权利要求4的方法，其特征在于在所述步骤(c)中研磨所述样品时使所述样品能够旋转，使得在所述有缺陷的电路元件的所有侧面，所述基片都曝露出来。6.权利要求4的方法，其特征在于在所述步骤(c)中研磨所述上表面时以预定的角度夹持所述样品，使得当所述基片的所述曝露的区域的边界到达离开所述有缺陷的电路元件所述预定的距离的地方时，在所述有缺陷的电路元件的上方留下已知厚度的所述上层。7.权利要求1的方法，其特征在于还包括以下步骤沿着设置在离开所述有缺陷的电路元件一定距离处的线切下所述样品，从而在离开所述有缺陷的电路元件处形成切割边缘。8.权利要求7的方法，其特征在于所述步骤(d)包括以下步骤按照相对于所述切割边缘的一定的位置关系形成凹坑，使得所述凹坑在所述有缺陷的电路元件下面的中心处。9.权利要求8的方法，其特征在于所述步骤(d)包括以下步骤对所述凹坑中的所述下表面进行离子铣。10.权利要求7的方法，其特征在于...

【专利技术属性】
技术研发人员：冲原将生，
申请(专利权)人：冲电气工业株式会社，
类型：发明
国别省市：JP[日本]