集成电路的电容器及其制造方法技术

技术编号:3222007 阅读:148 留言:0更新日期:2012-04-11 18:40
一种高密度动态随机存取存储器电容器的制造方法。利用单一蚀刻在半导体衬底上制作电容器,该电容器由接触窗与金属氧化物半导体场效应晶体管的源极电接触。本发明专利技术可减少使用光刻胶的数量且将不去除限定的光刻胶而直接蚀刻该光刻胶与该多晶硅层形成电容,利用制作中产生的聚合物与蚀刻副产物为掩模形成电容器的底部电极,并可在同一步骤形成电容的凹槽结构与柱状体,该凹槽与柱状体将增加电容器的表面积,故可大量提高电容器的电性能。(*该技术在2017年保护过期,可自由使用*)

【技术实现步骤摘要】

本专利技术涉及一种高密度动态随机存取存储器(dynamic random accessmemory;DRAM)的电容器的制造方法,适用于半导体工业的集成电路中。动态随机存取存储器(dynamic ran′dom access memory;DRAM)是一种主要的易失性(volatile)存储器。工业界从16K位(U.S.Pat.No.4081701)、64位(U.S.Pat.No.4055444)、1M位(U.S.Pat.No.4658377)至16M位发展,因此便宜且容易大的DRAM便随着制作技术的改善而向64M位、256M位、甚至1G位及4G位前进。所谓的单一晶体管DRAM单元(single transister DRAM cell)事实上是由一个DRAM晶体管与电容器(capacitor)所构成的,电容器是DRAM单元用以存储信号的心脏部分,若电容器所存储的电荷越多,读出放大器在读取资料时受杂质的影响如α粒子所产生的软错误(soft errors)将大大降低,还可减低“再补充”的频率。一般增加电容器存储电荷能力方法有(1)增加电介质的介电常数,使电容器单位面积的存储电荷数增加;(2)减少介电层的厚度;(3)增加电容器的面积,使整个存储在电容器内的电荷数增加。一般典型的动态随机存取存储器是在半导体的衬底上制造金属氧化物半导体场效应晶体体管(MOSFET)与电容器,利用接触窗来连接电容器的电荷存储电极(storage node)与金属氧化物半导体场效应晶体管的源极作电接触。通过电容器与源极区的电接触,数位资料信息存储在电容器并通过金属氧化物半导体场效应晶体管、位线、字线(Wordline)阵列来取得电容器的数位资料。一般的电容器可分为层叠式电容器(stacked capacitor)及凹槽式电容器(trenched capacitor)。传统的层叠式电容器增加电容的方法是增加电容器下层电极层的厚度以增加电容器的表面积,然而增加电容器的下层电极层的厚度却产生陡峭的结构形势,导致光刻、蚀刻与薄膜淀积的困难。本专利技术的主要目的是提供一种高密度动态随机存取存储器(dynamicrandom access memory;DRAM)的电容器的制造方法。本专利技术的另一目的是利用单一的蚀刻技术、减少光刻胶的制作步骤并于同一制作步骤中形成电容的凹槽结构与柱状结构以增加电容的表面积的制造电容的方法。本专利技术的再一目的是提供一种具有柱状结构的凹槽形式电容的制造方法与结构。本专利技术的主要制作过程是以传统的LOCOS方法先在半导体的衬底上形成场氧化区,接着形成金属氧化物半导体场效应晶体管与字线,上述的金属氧化物半导体场效应晶体管包含有栅极氧化层、栅极、侧壁隔离垫(spacer)、漏极与源极。传统的方法、在制作步骤中将需要多次光刻、光刻胶步骤与蚀刻步骤,制作复杂且成本较高,在缩小元件尺寸及减少制作步骤的需求下,本专利技术的电容制作可提供只用单一蚀刻技术即能完成电容的制作,另外利用本专利技术的方法形成的电容因有柱状体结构与凹槽结构故能有效提高电容的表面积,此外本专利技术不会有传统层叠式电容为增加电容的表面积,而产生陡峭的结构状态,从而导致光刻、蚀刻与薄膜淀积的困难。本专利技术的另一优点是可在同一制作步骤中形成凹槽结构与柱状体结构。在上述半导体的衬底上限定接触窗的图案以制作金属氧化物半导体场效应晶体管的接触窗,并将作为与电容器接触的区域。在场氧化层上形成第一多晶硅层,接着在第一多晶硅层之上限定的形成光刻胶层,以蚀刻技术蚀刻第一多晶硅层与光刻胶层,本专利技术可减少使用光刻胶层的数量并且将不去除限定的光刻胶层,直接蚀刻该光刻胶层与该多晶硅层形成电容结构,减少制作的程序,利用制作中产生的聚合物(polymer)与蚀刻副产物(etchingbyproduction)作为掩模形成电容器的底部电极结构,接着的步骤为在蚀刻后的第一多晶层之上淀积介电层与第二多晶硅层,从而完成电容的制作。附图说明图1至图7为本专利技术制作方法的步骤的截面图。本专利技术提供一种可以提高动态随机存取存储器(dynamic random accessmemory)电容的电容量的制作方法及一种电容的结构。本专利技术制作简易且能有效增加电容的表面积,从而增进其性能。本专利技术的最佳实施例将详细说明如下如图1所示,以一晶面为<100>的单晶半导体为衬底,如P型单晶的衬底1。以传统的LOCOS工艺制作一厚的场氧化区(未图示出)作为有源区域的绝缘物,该场氧化区域的形成是在已经过淀积、光刻的氮化硅与二氧化硅复合层作为掩模将有源区加以限定,然后在有氧蒸汽的环境下热氧化,温度在850-1050℃间产生二氧化硅,厚度为4000-6000埃,然后以热磷酸去除氮化硅,以氢氟酸去除二氧化硅,接着在所述的P型衬底上经由LOCOS的工艺形成金属氧化物半导体场效应晶体管(未图示出)包含有栅极(gate)、栅极氧化层(gate oxide)、漏极(drain)、源极(source)以及侧壁隔离垫(sidewallspacer)。接着淀积绝缘层3在所述的结构上,然后以蚀刻技术完成接触窗5的制作,如图1所示。完成金属氧化物半导体场效应晶体管的制作后,接着淀积一第一多晶硅层7,厚度为2000埃至10000埃之间,如图1所示。第一多晶硅层是以低压化学汽相淀积(LPCVD)法以PH3、SiH4、N2的混合气体利用同步掺杂(in-situ doped)形成第一多晶硅层7或是淀积第一多晶硅层7后再掺杂或是淀积无掺杂的第一多晶硅层7,紧接着在该第一多晶硅层上,限定光刻胶层9的图案,参见图2。利用蚀刻技术进行所述的第一多晶硅层与光刻胶层的蚀刻,如图3所示。本实施例是以电子回旋共振电解浸蚀(electron cyclotron resonance;ECR),亦可使用反应离子蚀刻(reactiveion etching;RIE)或是电解浸蚀刻。该蚀刻步骤是本专利技术的重要关键,该蚀刻过程分为主要蚀刻与过度蚀刻两个步骤,并且过度蚀刻程度是主要蚀刻程度的百分之五十至百分之五百,是以光刻胶层9与第一多晶硅层7的厚度而定(例如主要蚀刻时间为t,过度蚀刻时间则为1t至5t),此可由淀积适当厚度的光刻胶层或是淀积薄的光刻胶层(甚至厚度不够主要蚀刻)而由控制其蚀刻时间来控制其蚀刻程度。主要蚀刻是直接蚀刻光刻胶层与未被光刻胶遮盖的第一多晶硅层,蚀刻过程中由于光刻胶、多晶硅与蚀刻的气体产生反应形成聚合物(polymer)11附着在未被蚀刻的多晶硅的侧壁,该主要蚀刻过程至第一多晶硅层底部亦即绝缘层3的表面为止,如图4。接着的步骤是进行过度蚀刻步骤,也用主要蚀刻使用的电子回旋共振电解浸蚀(ECR)进行第一多晶硅层的深蚀刻(etch back),该深蚀刻程度终止在蚀刻程度为主要蚀刻程度的一至五倍。该蚀刻过程将会产生蚀刻副产物,该蚀刻副产物随机分布于第一多晶硅层的表面,故在过度蚀刻过程中或将形成掩模形成柱状体多晶硅柱结构15,该柱状体多晶硅柱将增加电容的表面积,该结构将作为电容的底层电极,如图5所示。下一步骤是去除第一多晶硅侧壁的聚合物与蚀刻副产物。接着电容中的介电物质(dielectric)与上层电极的多晶硅层将被制作,其步骤为首先将用化学汽相淀本文档来自技高网...

【技术保护点】
一种集成电路的电容制造方法,该方法在半导体衬底上进行,其步骤包含: 形成第一多晶硅层; 在该第一多晶硅层上淀积及限定光刻胶层图案; 利用蚀刻步骤蚀刻该光刻胶层与该第一多晶硅层; 在该第一多晶硅层的表面形成介电层;及 形成第二多晶硅层。

【技术特征摘要】
1.一种集成电路的电容制造方法,该方法在半导体衬底上进行,其步骤包含形成第一多晶硅层;在该第一多晶硅层上淀积及限定光刻胶层图案;利用蚀刻步骤蚀刻该光刻胶层与该第一多晶硅层;在该第一多晶硅层的表面形成介电层;及形成第二多晶硅层。2.如权利要求1的方法,其中淀积上述的第一多晶硅层之前还包含以下步骤在衬底上形成绝缘层;蚀刻绝缘层用以制作接触窗。3.如权利要求2的方法,其中所述的第一多晶硅层形成在所述的绝缘层上,该第一多晶硅层经由所述的接触窗与衬底连结。4.如权利要求1的方法,其中所述的第一多晶硅层用化学汽相淀积形成,该第一多晶硅层的厚度为2000埃至10000埃之间。5.如权利要求1的方法,其中所述的蚀刻步骤为干蚀刻,该干蚀刻步骤包含主要蚀刻及过度蚀刻。6.如权利要求5的方法,其中所述的过度蚀刻程度为所述的主要蚀刻程度的百分之五十至五百。7.如权利要求5所述的方法,其中所述的主要蚀刻过程是达到第一多晶硅层底部为止。8.如权利要求7项所述的方法,其中所述的主要蚀刻过程中,将在第一多晶硅层的侧壁形成聚合物(polymer),该聚合物将作为掩模以便在该第一多晶硅层形成凹槽形状,该凹槽形状的第一多晶层将作为电容的底层电极。9.如权利要求5的方法,其中在所述的过度蚀刻过程中,将蚀刻所述的第一多晶硅层;该第一多晶硅层内侧侧壁上形成蚀刻副产物;及该蚀刻副产物将作为掩模,以便在该第一多晶硅层形成凹槽形状,该凹槽形状的第一多晶硅层将...

【专利技术属性】
技术研发人员:杨富量郑湘原何游俊刘滨葛兆民
申请(专利权)人:世界先进积体电路股份有限公司
类型:发明
国别省市:71[中国|台湾]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1