中间电压发生电路及含有该电路的非易失半导体存储器制造技术

本发明专利技术揭示的中间电压发生电路在输出节点（Ｃ）和ＶＰＰ电源端子之间连接上拉用Ｐ沟道ＭＯＳ晶体管（ＴＰ１），在输出节点（Ｃ）和ＶＳＳ电源端子间连接下拉用Ｎ沟道ＭＯＳ晶体管（ＴＮ６）。输出节点先充电至ＶＰＰ，若控制信号（ＳＡＥＮ）为Ｌ电平，则该节点的电荷经电阻（Ｒ１～Ｒ５）放电，这时差动放大电路（３１Ａ，３１Ｂ）的输出为Ｈ电平，ＴＮ６导通，输出节点的电压急速下降。若该电压小于预定值，其后ＴＮ６始终截止，ＴＰ１导通，输出预定的电压（ＵＯＯＴ）。能高速且低功耗地产生稳定的中间电压。（*该技术在2017年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种向存储单元的栅极、漏极等提供各种大小电压用的中间电压发生电路。以往，EPROM、EEPROM等非易失半导体存储器如表1所示，读出、编程(写入)、擦除、验证等动作需有各种大小的电压。(表1) 例如，存储单元的控制栅极电压Vg，编程动作设定为10V，擦除动作设定为-10V，验证动作设定为3.5V、5V或7.5V。而NOR型(异或型)快闪存储器等近些年的非易失半导体存储器，做到以3.3V的单一电源替代以往5V和12V两个电源。用3.3V单一电源时，表1所示的各种电压由LSI(大规模集成电路)内部的充电泵电路产生。也就是说，采用3.3V单一电源的非易失半导体存储器中，以3.3V为基准高速且高精度地产生规定电压，高速并正确地进行编程动作、验证动作等成为课题。作为要求高速切换电压模式的一个例子，考虑自动编程模式。图23示出自动编程模式的流程图。在这种自动编程模式中，首先进行地址设定，然后连续进行编程和验证。验证结果否定时，就再次进行编程，验证结果肯定时，便进行恢复，返回至原来的状态。这时，例如字线电压Vg连续变化如下5V(地址设定时→{10V(编程时)7.5V(验证时)重复规定次数}→5V(恢复时)。为了在短时间内执行自动编程模式，需要高速进行这种电压的变动。图24示出发生各种大小电压的电压发生系统。充电泵电路11产生升压电压VPP，基准电压发生电路12产生基准电压VREF。中间电压发生电路13以基准电压VREF基准，由升压电压VPP产生具有各种值的输出电压VOUT。以往基准电压发生电路12有齐纳二极管型和Widlar型BGR(Band GapReference Circuit带隙基准电压发生电路)等。图25示出齐纳二极管型基准电压发生电路。该基准电压发生电路由电流源14和齐纳二极管15构成。但这种基准电压发生电路需要较高的电压，因而有不利于LSI低电压化的缺点。图26示出Widlar型BGR。该基准电压发生电路由双极型晶体管16～19、电阻20～22和电流源23构成。但该基准电压发生电路有双极型晶体管16～19。具体来说，将双极型晶体管制造工艺编入MOS晶体管制造工艺较为困难，有通用性较差的缺点。虽然也可以利用可由CMOS制造工艺制作的寄生双极型晶体管，但这种寄生双极型晶体管的特性随势阱浓度等有较大变化，因而不现实。图27示出一例现有中间电压发生电路的构成。电流镜(カレソトミラ-)型差动放大电路31的负输入端子输入一基准电压VREF，其输出端子连接有上拉用P沟道MOS晶体管TP1的栅极。MOS晶体管TP1的栅极与接地点之间连接有N沟道MOS晶体管TN1。MOS晶体管TP1的源极输入一充电泵电路的升压电压VPP，从漏极输出一输出电压VOUT。MOS晶体管TP1的漏极与接地点之间串联连接有电阻R1、R2和并联连接的MOS晶体管TP2、TN2。电阻R1与电阻R2的连接点B与差动放大电路31的正输入端子连接。MOS晶体管TP1的漏极与接地点之间串联连接有N沟道MOS晶体管TN3和耗尽型N沟道MOS晶体管DN1。MOS晶体管DN1的栅极和源极互相连接。MOS晶体管TN1、TP2的栅极输入控制信号SEAN，MOS晶体管TN2、TN3的栅极则输入控制信号/SEAN。具有上述构成的中间电压发生电路，构成为由电流镜型差动放大电路31检测并放大基准电压VREF与连接点B电压VB的电压差，通过该差动放大电路31的输出，驱动上拉用P沟道MOS晶体管TP1，使输出电压VOUT保持恒定。该中间电压发生电路的输出电压VOU与连接点B电压VB之间具有如式(1)所示的关系。(R2×VOUT)/(R1+R2)＝VB(1)其中，R1、R2分别为电阻R1、R2的电阻值。具体来说，若VB＝VREF，则输出电压VOUT为恒定值。而且，即便升压电压VPP值有波动致使输出电压VOUT或多或少变动，也可以通过将该变动量反馈给差动放大电路31，使输出电压VOUT立即稳定为恒定值。而且，上拉用P沟道MOS晶体管TP1流过亚阈值漏电流造成输出电压VOUT上升是由耗尽型N沟道MOS晶体管ND1来防止的。具体来说，这是因为耗尽型MOS晶体管DN1不依赖于升压电压VPP，充当流过恒定电流的恒定电流源的缘故。不使该中间电压发生电路动作时，将控制信号SAEN设定为H电平就行。控制信号SAEN为H电平时，MOS晶体管TN1处于导通状态，MOS晶体管(传输门)TP2、TN2和MOS晶体管TN3处于截止状态。具体来说，差动放大电路31的输出节点A为接地电压VSS，MOS晶体管TP1总是处于导通状态。而MOS晶体管TP2、TN2、TN3为截止状态，因而输出电压VOUT为升压电压VPP。而使该中间电压发生电路动作得到规定输出电压VOUT时，将控制信号SAEN设定为L电平就行。若将控制信号SAEN设定为L电平，MOS晶体管TN1便处于截止状态，MOS晶体管(传输门)TP2、TN2和MOS晶体管TN3便处于导通状态。这时，输出节点C充电至升压电压VPP，因而有电流从输出节点C经MOS晶体管TP2、TN2和电阻R1、R2流至接地点。控制信号SAEN变为L电平之后，接点B的电压VB便比基准电压VREF大，因而差动放大电路31输出H电平电压，使上拉用MOS晶体管TP1维持截止状态。因而，输出节点C的电荷逐步放电。而且，接点B的电压VB等于基准电压VREF时，由该中间电压发生电路输出恒定输出电压VOUT。但这种现有中间电压发生电路，使输出节点C处电荷放电的路径以经过电阻R1、R2的路径为主。具体为说，为了减小消耗功率，将电阻R1、R2的电阻值设定得较高的话，便有输出节点C充电至升至电压后，放电至规定输出电压VOUT所需时间较长的缺点。反之，为了高速获得规定输出电压VOUT将电阻R1、R2的电阻值设定得较小的话，就有消耗电流增大的缺点。象这样，现有中间电压发生电路，低消耗功率要求和高速要求属于折衷关系，有无法充分满足两者要求的缺点。图28示出另一侧现有中间电压发生电路的构成。电流镜型差动放大电路31的负输入端子输入基准电压VREF，其输出端子连接有上拉用P沟道MOS晶体管TP1的栅极。该差动放大电路31由使能信号ENA控制，使能信号ENA为H电平时，便能够动作。MOS晶体管TP1的源极输入充电泵电路的升压电压VPP，由漏极输出一输出电压VOUT。MOS晶体管TP1的漏极与接地点之间串联连接有电阻R1、R2。电阻R1与电阻R2的接点B与差动放大电路31的正输入端子连接。MOS晶体管TP1的漏极与接地点之间连接有N沟道MOS晶体管TN4。该MOS晶体管TN4的栅极输入反相使能信号/ENA。MOS晶体管TP1的漏极与接地点之间还连接有N沟道MOS晶体管TN5。该MOS晶体管TN5规模做得较小，专用于防止因过冲、亚阈值漏电流、与电源的电容耦合等所造成的输出电压VOUT的上升。MOS晶体管TP1的漏极与接地点之间又连接有电容器C1。设置该电容器C1用于对差动放大电路31的反馈回路补偿相位延迟，使输出电压VOUT稳定。具有上述构成的中间电压发生电路，构成为由电流镜型差动放大电路31检测和放大基准电压VREF与接点B电压VB的电压差，由该差动放大电路31的输出驱动上拉用P沟本文档来自技高网...

【技术保护点】
一种中间电压发生电路，其特征在于包括：以规定比值对输出节点的输出电压分压的第一分压手段；输入基准电压与所述第一分压手段所分得电压的第一差动放大电路；以规定比值对所述输出节点的输出电压分压的第二分压手段；输入所述基准电压与所述第二分压手段所分得电压的第二差动放大电路；加有第一电压的第一端子；源极与所述第一端子连接，漏极与所述输出节点连接，栅极加有所述第一差动放大电路输出电压的第一ＭＯＳ晶体管；加有第二电压的第二端子；源极与所述第二端子连接，漏极与所述输出节点连接，栅极加有所述第二差动放大电路输出电压的第二ＭＯＳ晶体管。

【技术特征摘要】
JP 1996-6-24 162753/961.一种中间电压发生电路，其特征在于包括以规定比值对输出节点的输出电压分压的第一分压手段；输入基准电压与所述第一分压手段所分得电压的第一差动放大电路；以规定比值对所述输出节点的输出电压分压的第二分压手段；输入所述基准电压与所述第二分压手段所分得电压的第二差动放大电路；加有第一电压的第一端子；源极与所述第一端子连接，漏极与所述输出节点连接，栅极加有所述第一差动放大电路输出电压的第一MOS晶体管；加有第二电压的第二端子；源极与所述第二端子连接，漏极与所述输出节点连接，栅极加有所述第二差动放大电路输出电压的第二MOS晶体管。2.如权利要求1所述的中间电压发生电路，其特征在于还包括输入所述第二差动放大电路输出电压，使所述第二分压手段的分压比值变化，以便所述第二MOS晶体管处于截止状态后所述第二MOS晶体管不再处于导通状态的手段。3.如权利要求1所述的中间电压发生电路，其特征在于还包括待机时，使所述第一MOS晶体管处于导通状态，所述第二MOS晶体管处于截止状态，并且使所述第一分压手段和所述第二分压手段处于非动作状态，将所述输出节点设定为所述第一电压，发生中间电压时，使所述第一分压手段和所述第二分压手段处于动作状态，根据所述第一差动放大电路输出电压使所述第一MOS晶体管动作，根据所述第二差动放大电路输出电压使所述第二MOS晶体管动作的手段。4.如权利要求1所述的中间电压发生电路，其特征在于还包括连接在所述输出节点与所述第二端子之间，待机时不动作，发生中间电压时起到恒流源作用的手段。5.如权利要求1所述的中间电压发生电路，其特征在于，在所述第一电压为将外部电源电压升压后的升压电压，所述第二电压为接地电压，所述第一MOS晶体管为P沟道MOS晶体管，所述第二MOS晶体管为N沟道MOS晶体管时，所述第一差动放大电路具有P沟道MOS晶体管构成的电流镜电路，所述第二差动放大电路具有N沟道MOS晶体管构成的电流镜电路。6.一种中间电压发生电路，其特征在于包括以规定比值将输出节点的输出电压分压为多个的分压手段；输入基准电压与所述分压手段所分得一个电压的第一差动放大电路；输入所述基准电压与所述分压手段所分得另一电压的第二差动放大电路；加有第一电压的第一端子；源极与所述第一端子连接，漏极与所述输出节点连接，栅极加有所述第一差动放大电路输出电压的第一MOS晶体管；加有第二电压的第二端子；源极与所述第二端子连接，漏极与所述输出节点连接，栅极加有所述第二差动放大电路输出电压的第二MOS晶体管。7.如权利要求6所述的中间电压发生电路，其特征在于还包括待机时，将所述第一MOS晶体管和所述第二MOS晶体管一起设定为截止状态，并且将所述输出节点设定为所述第二电压，发生中间电压时，根据所述第一差动放大电路输出电压使所述第一MOS晶体管动作，根据所述第二差动放大电路输出电压使所述第二MOS晶体管动作的手段。8.如权利要求6所述的中间电压发生电路，其特征在于，在所述第一电压为将外部电源电压升压后的升压电压，所述第二电压为接地电压，所述第一MOS晶体管为P沟道MOS晶体管，所述第二MOS晶体管为N沟道MOS晶体管时，所述第一差动放大电路具有P沟道MOS晶体管构成的电流镜电路，所述第二差动放大电路具有N沟道MOS晶体管构成的电流镜电路。9.如权利要求6所述的中间电压发生电路，其特征在于还包括所述输出节点与所述第二端子之间连接的电容器。10.一种中间电压发生电路，其特征在于包括以规定比值对输出节点的输出电压分压的分压手段；输入基准电压与所述分压手段所分得电压的差动放大电路；加有第一电压的第一端子；加有第二电压的第二端子；源极与所述第一端子连接，漏极与所述输出节点连接，栅极加有所述差动放大电路输出电压的第一MOS晶体管；规模比所述第一MOS晶体管规模小，源极与所述第一端子连接，栅极和漏极与所述第一MOS晶体管的栅极连接的第二MOS晶体管。11.如权利要求10所述的中间电压发生电路，其特征在于还包括待机时将所述第一MOS晶体管设定为截止状态，并将所述输出节点设定为所述第二电压，发生中间电压时，根据所述第一差动放大电路输出电压使所述第一MOS晶体管动作的手段。12.如权利要求10所述的中间电压发生电路，其特征在于，在所述第一电压为将外部电源电压升压后的升压电压，所述第二电压为接收地电压，所述第一MOS晶体管为P沟道MOS晶体管时，所述差动放大电路具有P沟道MOS晶体管构成的电流镜电路。13.如权利要求10所述的中间电压发生电路，其特征在于还包括连接在所述输出节点与所述第二端子之间，起到恒流源作用的手段。14.如权利要求10所述的中间电压发生电路，其特征在于还包括所述输出节点与所述第二端子之间连接的电容器。15.一种中间电压发生电路，其特征在于包括以规定比值对输出节点的输出电压分压的分压手段；输入基准电压与所述分压手段所分得电压的第一和第二差动放大电路；加有第一电压的第一端子；漏极与所述第一端子连接，漏极与所述输出节点连接，栅极加有所述第一差动放大电路输出电压的第一MOS晶体管；加有第二电压的第二端子；源极与所述第二端子连接，漏极与所述输出节点连接，栅极加有所述第二差动放大电路输出电压的第二MOS晶体管；规模比所述第一MOS晶体管规模小，源极与所述第一端子连接，栅极和漏极与所述第一MOS晶体管栅极连接的第三MOS晶体管；规模比所述第二MOS晶体管规模小，源极与所述第二端子连接，栅极和漏极与所述第二MOS晶体管栅极连接的第四MOS晶体管。16.如权利要求15所述的中间电压发生电路，其特征在于还包括待机时，将所述第一MOS晶体管和所述第二MOS晶体管一起设定为截止状态，并且将所述输出节点设定为所述第二电压，发生中间电压时，根据所述第一差动放大电路的输出电压使所述第一MOS晶体管动作，根据所述第二差动放大电路输出电压使所述第二MOS晶体管动作的手段。17.如权利要求15所述的中间电压发生电路，其特征在于，在所述第一电压为将外部电源电压升压后的升压电压，所述第二电压为接地电压，所述第一MOS晶体管为P沟道MOS晶体管，所述第二MOS晶体管为N沟道MOS晶体管时，所述第一差动放大电路具有P沟道MOS晶体管构成的电流镜电路，所述第二差动放大电路具有N沟道MOS晶体管构成的电流镜电路。18.如权利要求15所述的中间电压发生电路，其特征在于还包括所述输出节点与所述第二端子之间连接的电容器。19.一种中间电压发生电路，其特征在于包括以规定比值对输出节点的输出电压分压的分压手段；输入基准电压与所述分压手段所分得电压的差动放大电路；加有第一电压的第一端子；加有第二电压的第二端子；源极与所述第一端子连接，漏极与所述输出节点连接的第一MOS晶体管；规模比所述第一MOS晶体管规模小，源极与所述第一端子连接，栅极和漏极与所述第一MOS晶体管栅极连接的第二MOS晶体管；规模比所述第一MOS晶体管规模小，源极与所述第二端子连接，漏极与所述第一MOS晶体管栅极连接，栅极加有所述差动放大电路输出电压的第三MOS晶体管。20.如权利要求19所述的中间电压发生电路，其特征在于还包括规模比所述第一MOS晶体管规模小，源极与所述第二端子连接，栅极和漏极与所述第三MOS晶体管栅极连接的第四MOS晶体管。21.如权利要求19所述的中间电压发生电路，其特征在于还包括待机时，将所述第一MOS晶体管设定为截止状态，并且将所述输出节点设定为所述第二电压，发生中间电压时，根据所述第一差动放大电路输出电压使所述第一MOS晶体管动作的手段。22.如权利要求...

【专利技术属性】
技术研发人员：番场博则，宫叶武史，
申请(专利权)人：东芝株式会社，
类型：发明
国别省市：JP[日本]