半导体结构及其形成方法技术

本申请公开了一种半导体结构及其形成方法，该半导体结构包括：基底；第一应力材料层，位于所述基底上；应力缓冲层，位于所述第一应力材料层上；接触孔，所述接触孔贯穿所述应力缓冲层，延伸至所述第一应力材料层内；金属硅化物层，至少覆盖所述接触孔的部分侧壁；接触结构，位于所述接触孔内。由于在接触孔的底部和侧壁处可形成金属硅化物等低电阻的欧姆接触的介质，可提高接触结构的导电性能，这样可提高器件导通的电流，优化器件性能。优化器件性能。优化器件性能。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本申请涉及半导体器件制造的
，特别涉及一种半导体结构及其形成方法。

技术介绍

[0002]金属
‑
氧化物半导体场效应晶体管(MOSFET)接触电阻一直是限制半导体行业发展的一个主要问题，影响器件的功耗，稳定性和使用寿命等。尤其是针对high
‑
k metal gate、FinFET等先进工艺制程中,通过引入应力工程，提高载流子迁移率在源极/漏极(Source/Drain)选择性外延引入SiGe。在传统的DRAM工艺中，主要通过对刻蚀通孔填充并反应，从而形成金属硅化物用以制备欧姆接触。由于源极/漏极SiGe的引入，反应生成不完全的金属硅化物会导致接触高阻等问题。

技术实现思路

[0003]本申请实施例的目的是提供一种半导体结构及其形成方法。
[0004]本申请的第一方面提供了一种半导体结构，包括：基底；第一应力材料层，位于所述基底上；应力缓冲层，位于所述第一应力材料层上；接触孔，所述接触孔贯穿所述应力缓冲层，延伸至所述第一应力材料层内；金属硅化物层，至少覆盖所述接触孔的部分侧壁；接触结构，位于所述接触孔内。
[0005]一些实施例中，所述应力缓冲层包括半导体材料。
[0006]一些实施例中，所述半导体材料包括单晶硅、多晶硅中的一种或两种的组合。
[0007]一些实施例中，所述金属硅化物层至少覆盖所述接触孔内应力缓冲层的部分侧壁。
[0008]一些实施例中，所述金属硅化物层覆盖所述接触孔的底部。
[0009]一些实施例中，半导体结构还包括第二应力材料层，所述第二应力材料层位于第一应力材料层和应力缓冲层之间。
[0010]一些实施例中，所述第二应力材料层掺杂褚的浓度高于所述第一应力材料层掺杂褚的浓度。
[0011]一些实施例中，所述接触结构与所述金属硅化物层接触。
[0012]一些实施例中，所述金属硅化物层包括TiSi2、CoSi2、NiPtSi中的一种或多种。
[0013]一些实施例中，所述基底具有源极区和漏极区；所述第一应力材料层位于所述源极区和/或漏极区上。
[0014]本申请的第二方面提供了一种半导体结构的形成方法，包括：提供基底；在所述基底上形成第一应力材料层；在所述第一应力材料层上形成应力缓冲层；形成接触孔，所述接触孔贯穿所述应力缓冲层，延伸至所述第一应力材料层内；在所述接触孔的至少部分侧壁形成金属硅化物层；在所述接触孔内填充导电材料形成接触结构。
[0015]一些实施例中，在所述第一应力材料层上形成第二应力材料层，所述第二应力材
料层位于第一应力材料层和应力缓冲层之间。
[0016]一些实施例中，形成接触孔包括：在所述应力缓冲层上依次堆叠形成牺牲层和掩膜层；图形化所述掩膜层，以所述图形化掩膜层对所述牺牲层、所述应力缓冲层和所述第一应力材料层进行刻蚀，形成贯穿所述掩膜层、所述牺牲层、所述应力缓冲层，延伸至所述第一应力材料层内的所述接触孔。
[0017]一些实施例中，形成金属硅化物层包括：在所述接触孔内沉积金属层，所述金属层至少覆盖部分所述应力缓冲层的侧壁，进行热退火处理，在所述接触孔的至少部分侧壁形成金属硅化物层。
[0018]一些实施例中，形成金属硅化物层包括：在所述接触孔内沉积金属层，所述金属层覆盖所述接触孔底部，进行热退火处理，在所述接触孔底部形成金属硅化物层。
[0019]一些实施例中，进行热退火处理，形成金属硅化物层后，还包括：去除部分的所述金属层。
[0020]一些实施例中，形成接触孔后还包括：对所述接触孔内壁进行离子注入的工艺。
[0021]一些实施例中，所述基底具有源极区和漏极区；刻蚀部分所述源极区和/或漏极区，在刻蚀后的所述源极区和/或漏极区进行外延生长，形成第一应力材料层于所述源极区和/或漏极区上。
[0022]本申请实施例的上述技术方案至少可以具有如下有益的技术效果：
[0023]本申请实施例提供的半导体结构的形成方法简单、易操作，通过在形成接触孔之前在第一应力材料层之上预先形成第二应力材料层和应力缓冲层，并使得第二应力材料层掺杂褚的浓度高于第一应力材料层掺杂褚的浓度，并对第二应力材料层的表面进行钝化和应力释放，有利于降低第二应力材料层的缺陷；在后续的制程中在接触孔的底部和侧壁处易于形成低电阻的欧姆接触的介质。由于高掺杂褚的第二应力材料层的存在,使得注入的离子能够更多的停留在接触孔处，保证能够通过高掺的方式形成良好的欧姆接触；这样可提高器件导通的电流，优化器件性能。
附图说明
[0024]图1是根据本申请一种实施方式的半导体结构的形成方法的流程图；
[0025]图2～图10为本申请实施例提供的半导体结构的形成方法中各步骤对应的结构示意图。
具体实施方式
[0026]为使本申请的目的、技术方案和优点更加清楚明了，下面结合具体实施方式并参照附图，对本申请进一步详细说明。应该理解，这些描述只是示例性的，而并非要限制本申请的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本申请的概念。
[0027]除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的
的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
[0028]可以理解，本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，
但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说，在不脱离本申请的范围的情况下，可以将第一电阻称为第二电阻，且类似地，可将第二电阻称为第一电阻。第一电阻和第二电阻两者都是电阻，但其不是同一电阻。
[0029]在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中使用的术语“和/或”包括相关所列项目的任何及所有组合。
[0030]图1为本申请一种实施方式的半导体结构的形成方法的流程图。参考图1，本申请的实施例提供了一种半导体结构的形成方法，可以包括以下步骤：
[0031]S10.提供基底，基底具有源极区和漏极区。
[0032]S20.形成第一应力材料层于源极区上或漏极区上，或者在源极区和漏极区上均形成第一应力材料层。
[0033]S30.在第一应力材料层上形成应力缓冲层。
[0034]S40.形成接触孔，接触孔贯穿应力缓冲层，且延伸至第一应力材料层内。
[0035]S50.在所述接触孔的至少部分侧壁形成金属硅化物层。
[0036]S60.在接触孔内填充导电材本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：基底；第一应力材料层，位于所述基底上；应力缓冲层，位于所述第一应力材料层上；接触孔，所述接触孔贯穿所述应力缓冲层，延伸至所述第一应力材料层内；金属硅化物层，至少覆盖所述接触孔的部分侧壁；接触结构，位于所述接触孔内。2.根据权利要求1所述的半导体结构，其特征在于，所述应力缓冲层包括半导体材料。3.根据权利要求2所述的半导体结构，其特征在于，所述半导体材料包括单晶硅、多晶硅中的一种或两种的组合。4.根据权利要求1所述的半导体结构，其特征在于，所述金属硅化物层至少覆盖所述接触孔内应力缓冲层的部分侧壁。5.根据权利要求1所述的半导体结构，其特征在于：所述金属硅化物层覆盖所述接触孔的底部。6.根据权利要求1所述的半导体结构，其特征在于，还包括第二应力材料层，所述第二应力材料层位于第一应力材料层和应力缓冲层之间。7.根据权利要求6所述的半导体结构，其特征在于，所述第二应力材料层掺杂褚的浓度高于所述第一应力材料层掺杂褚的浓度。8.根据权利要求1所述的半导体结构，其特征在于，所述接触结构与所述金属硅化物层接触。9.根据权利要求1所述的半导体结构，其特征在于，所述金属硅化物层包括TiSi2、CoSi2、NiPtSi中的一种或多种。10.根据权利要求1所述的半导体结构，其特征在于，所述基底具有源极区和漏极区；所述第一应力材料层位于所述源极区和/或漏极区上。11.一种半导体结构的形成方法，其特征在于，包括：提供基底；在所述基底上形成第一应力材料层；在所述第一应力材料层上形成应力缓冲层；形成接触孔，所述接触孔贯穿所述应力缓冲层，延伸至所述第一应力材料层内；在所述接触孔的至少部分侧壁形成金属硅化物层；在所述接触孔内填充导电材料形成接触结构。12.根据权利要求11所述的半导体结构的形成方法，其特征在于，在所...

【专利技术属性】
技术研发人员：沈宇桐，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：