裂痕阻断技术制造技术

本发明专利技术涉及裂痕阻断技术，基本上阻止了裂痕和凹口沿切割槽扩展入集成电路的有效区。在芯片边缘附近的切割槽内制作出介电层厚度的不连续区，从而形成裂痕阻断。不连续区导致了介电层厚度的增加和／或减少。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术总体上涉及半导体制造，特别是减少晶片切割中的裂痕及缺口。在半导体制造中，介电层，半导体层和导体层被形成在一个基片上。这些层被构图，以产生各种性能及间隙，形成诸如晶体管，电容器和电阻等元件。然后把这些元件互连以获得预期的电功能，从而生产出集成电路(IC)。各种元件层的形成和构图是通过使用常规的制造技术来获得的，诸如氧化、植入、沉积、硅的外延生长、光刻、腐蚀、平坦化。这些技术记载在S.M.Sze，“VLSI技术”(VLSI Technology)，第2版，New York，McGraw-Hill，1988，在此引用作为参考。为提高生产效率，多片集成电路在一个晶片上并列制造。然后把这些集电路分成单个的芯片。把晶片分成单个芯片的工艺一般称为“切割”。通常采用诸如“研磨切割(grind-cut)”和“划痕断开(scribe and break)”等各种切割技术。这种常规的切割技术记载在Shimizo的美国专利3,942,508中，在此引用作为参考。参照附图说明图1，该图示出了晶片100的一个部分。具体地说晶片包括被槽(channel)120分隔的集成电路114和115。槽120是切割工具切割或划割分离集成电路的区域。槽的宽度例如大约100微米(μm)。槽一般覆盖有氧化物一类的介电层121。晶片表面分别覆盖有硬、软钝化层124和125。举例来说，硬钝化层由二氧化硅或氮化硅组成，软钝化层由polymide组成。钝化层用于集成电路表面的保护。晶片切割前，槽中的钝化层一般被剥离，剩下金属化的介电层的一部分。由于切割工具切割或划割晶片，产生了裂痕和凹口。由于一般介电层的特性，裂痕从晶片上切割工具的切割部位扩展。可以观察到深度超过几微米或长度超过零点几毫米的裂痕。有时，这种裂痕从切割边缘扩展到有效的芯片区，使所得到的集成电路可靠性显著降低。这就减少了每个晶片上集成电路的产量。根据以上的论述显然有必要减少由于切割引起的裂痕和凹口。本专利技术涉及裂痕阻断技术，以减少由于把半导体晶片切割成多个芯片时引发的裂痕的严重程度。根据本专利技术，槽中靠近集成电路有效区边缘附近的介电层厚度被制成不连续的，以分隔开切割区和有效的芯片区。不连续区作为裂痕阻断，抑制裂痕扩散进入集成电路的有效区。不连续区导致介电层厚度的增加和/或减少。不连续区是通过设计的修改而作为现有的FEOL和/或BEOL工艺过程的一部分形成的，设计的修改例如为改变用于这些工艺过程中的光刻掩模的设计。因此，裂痕阻断的产生不需要增加工艺步骤。由此，在提高每个晶片的芯片产量的同时，原来制造集成电路所需的时间并没有增加。以下结合附图来描述本专利技术的优选实施例。附图中图1示意了其上制造有数个集成电路的晶片局部；图2图示了一个半导体基片，包括在切割槽中的裂痕阻断结构，以减少或阻止由切割产生的裂痕扩散进入集成电路的有效区域；图3示意了本专利技术的一个典型实施例，通过增加介电层的厚度以产生不连续区；图4示意了不连续区的典型形状和排列方式；图5图示常规的动态随机存取存储器的线路后端(back-end-of-line)工艺；图6示意了本专利技术的一个典型实施例，通过减少介电层的厚度以产生不连续区。本专利技术减少了在把半导体基片切割成多个单独芯片时产生裂痕的严重程度。如上述的讨论，裂痕可以渗透到一个集成电路的有效区，使其不能使用。根据本专利技术，介电层厚度的不连续区产生在集成电路的边缘附近。不连续区作为裂痕阻断，以阻断和抑制裂痕的转移。由此，不连续区减少和防止了裂痕渗透到集成电路的有效区。图2显示了本专利技术的晶片10的代表部分。具体地说，该部分包括被槽218分离开的集成电路214和216(未详细示出)。在一个实施例中，集成电路是动态随机存取存储器(DRAMs)或同步动态随机存取存储器(SDRAMs)等存储器。槽218是切割工具切割分离集成电路的区域。介电层232一般覆盖在槽区域晶片的表面上。举例来说，介电层包括二氧化硅(SiO2)，氮化硅(Si3N4)，或低压化学汽相淀积(LP-CVD)氮化硅(SiNx)。介电层用化学汽相淀积(CVD)或旋涂技术(spin-on techniques)形成，这些技术记载在“VLSI技术”(VLSITechnology)，在前文已引作参考文献。软、硬钝化层250和251覆盖在晶片表面以保护集成电路的表面。为方便晶片切割，槽上的软、硬钝化层通过光刻和蚀刻技术去除。在集成电路边缘附近的切割槽周围形成介电层厚度的不连续区250。不连续区增加和/或减少介电层的厚度。经观察，实际上，任何介电层内厚度的不连续性都减少或阻止了裂痕的进一步传播。具体地说两排不连续处分别产生在集成电路边缘附近的槽的两边。这两排大体上彼此平行以节省晶片表面的面积。不连续区与传统的裂痕阻断技术一起使用时，可提高或扩大其裂痕阻断性能。例如传统的裂痕阻断技术包括将一个介电层或几个介电层完全去除。该技术记载在Abe等人的美国专利4,610,079，在此引作参考。不连续区也可作为一个更为有效的技术应用于初始裂痕阻断(即，代替传统的裂痕阻断技术)以抑制裂痕扩散进入集成电路的有效区(active regions)。在一个实施例中，在基片覆盖介电层前，在基片上制出表面台阶来获得不连续区。表面台阶通过使用常规的光刻和蚀刻技术来形成。常规的蚀刻技术包括，湿化学蚀刻和反应离子蚀刻(RIE)等。这些技术记载在Runyan等的“半导体集成电路制造技术”(Semiconductor Integrated CircuitProcessing_Technology)中，Addison-Wesley(1990)，在此引作参考。形成介电层厚度不连续的表面台阶在现有的用于集成电路和存储器元件制造的线路前端(front-end-of-line)(FEOL)工艺中形成。具体地说，形成表面台阶是作为形成隔离区以分离集成电路内元件的有效区的过程的一部分。例如表面台阶通过包括在隔离掩模内的辅加图案所限定。辅加图案与槽内的表面台阶相对应。通过下述的论述可以看出，辅加图案可以设成各种形状和不同的排列方式。此外，具体的隔离技术或FEOL过程是不重要的，只是为制成介电层厚度不连续区。例如，可采用浅槽隔离(STI)或局部隔离(LOCOS)。其它可采用的FEOL工艺包括，例如形成深槽(DTs)以制造用于动态随机存取存储器和同步动态随机存取存储器等存储器元件的槽电容或其它的制造表面台阶的工艺。DT图案包含在槽内以限定其内的表面台阶。形成DTs时造成了介电层厚度的改变。当表面台阶沿STIs被限定后，蚀刻基片。由此，凹槽形成在基片的被限定区域内。限定区域包括那些表面台阶和STIs被限定的区域。然后，用绝缘材料填充STIs和表面台阶。其后的工艺包括形成覆盖槽部的介电层。图3是具有表面台阶的槽的一部分的横截面图。如图所示，形成于基片301上的表面台阶305形成了介电层310厚度的不连续区。特别是含有表面台阶的区域325处介电层的厚度比没有表面台阶的区域330处厚。通过在集成电路边缘附近的槽中布置一系列这种结构，就形成了有效的裂痕阻断。介电层厚度的不连续性显著地减少或阻止了裂痕传播或扩展进入集成电路的有效区。这是因为裂痕从切割区域向外扩展时遇到不连续处，该不连续区有效地本文档来自技高网...

【技术保护点】
一种在集成电路的制造中形成裂痕阻断以减少裂痕传播的方法，该方法包括以下步骤： 提供一个半导体芯片，它包括在其上制造的集成电路，所述集成电路被介电材料组成的切割槽分隔开； 在槽周边形成介电材料的不连续区，以抑制由于在切割晶片分离集成电路时引起的裂痕的扩展，其中，不连续区作为集成电路制造工艺的一部分形成，由此，形成不连续区不需增加工艺。

【技术特征摘要】
【国外来华专利技术】US 1997-3-24 8236681.一种在集成电路的制造中形成裂痕阻断以减少裂痕传播的方法，该方法包括以下步骤提供一个半导体芯片，它包括在其上制造的集成电路，所...

【专利技术属性】
技术研发人员：亚历山大R米特沃尔斯基，陈泽昌，
申请(专利权)人：西门子公司，国际商业机器公司，
类型：发明
国别省市：DE[德国]