形成动态随机存取存储器的方法技术

一种形成动态随机存取存储器的方法，包括：在一基底上形成一转移晶体管，转移晶体管包括一位于基底的栅氧化层上方的栅极以及栅极下的通道区两旁的一第一与一第二源极／漏极区；暴露出第一与第二源极／漏极区；淀积一氮化硅层，然后淀积一厚氧化硅层；对厚氧化硅层平坦化；形成一开口于第一源极／漏极区上方；在第一源极／漏极区上方的接点形成一电容电极；以及形成一位元线的接点，利用本发明专利技术的制造方法能提高其实用价值。（*该技术在2017年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种形成动态随机存取存储器(DRAM)的方法，特别涉及一种形成高密度随机存取存储器的方法。增加集成电路存储器的储存密度以提高在单一晶片的数据储存量，一直都是该领域发展的趋势。高密度存储器所储存的数据通常是比较密集，且每一基本位元所需要的成本也都比在能提供等量储存数据的多个晶片来得低。相对于早期低密度存储器的晶片而言，考虑在相同的储存量或者是需要更佳的功能表现时，此种高密度存储器已成为一种较佳的选择。习惯上，集成电路元件密度的增加，是经由减少结构尺寸所得，例如是导线、晶体管栅等，大都是利用减少构成集成电路元件的各个结构的距离而得到。所以，减少电路结构尺寸也就常被视为是减少集成电路元件制造过程的设计规则。对动态随机储存存储器而言，数据的储存通常是以对半导体基底表面的电容阵列当中的每一电容给予选择性的充电或放电而得到。对于单一位元而言，最常见的是二进制数据的储存是以未充电的电容状态当作是逻辑0，以充电的电容状态当作是逻辑1。存储器电容的电极的表面面积，可用以决定在一定电压之下储存于电容的电荷大小。读写的动作是在存储器中以电荷储存电容耦接(Coupling)至位元线，然后选择性地由传送电荷至电荷储存电容或由电荷储存电容传送电荷出来而完成，此种选择性地耦接电荷储存电容至位元线的方式传统上是以转移场效晶体管来完成。位元线的接点通常是与转移晶体管的源极／漏极电极连接，而电荷储存电容通常是与转移场效晶体管的另一源极／漏极电极连接。位元线的信号提供于场效晶体管的栅极，以使转移晶体管连接电荷储存电容的一电极与位元线的接点，以便于电荷储存电容与位元线的电荷转移。附图说明图1-3所示为随机存取存储器的二个存储单元在制造过程中的示意剖面图。请参照图1，图示的随机存取存储单元形成于一P型基底10上，此一P型基底10具有一场氧化层12以提供与相邻存储单元的隔离。栅氧化层14以热氧化法形成于场氧化区12间的有源元件区，栅电极16形成于栅氧化层14上方，如图1所示二个栅电极16即并入图示二个存储单元的独立转移晶体管。栅电极16的形成方式例如是以低压化学气相淀积法(LPCVD)淀积一未经掺杂的多晶硅层于P型基底10上，再将杂质注入到多晶硅并将杂质活化而使此多晶层具有导电性，然后以传统微影的技术形成一多晶硅栅层17。接着，在多晶硅层17上方形成一硅氧化层18以在之后的工艺中保护栅电极16，以及常被用来当作之后工艺中的蚀刻阻挡层。当用二步骤的离子注入工艺(描述于下)以形成源极／漏极区时，侧壁氧化间隙结构20形成于栅电极16的侧壁。在栅电极16形成的同时，连接不同栅电极的导线22亦形成于场氧化区12，因为导线22通常是在形成栅电极16的工艺中形成，所以导线22与栅电极16具有类似的结构。如图所示，一般而言导线22亦包括多晶硅层23与覆盖在其上的氧化层24以及在导线两侧的侧壁氧化间隙结构26。掺杂于栅电极16的两侧以形成源极／漏极区28，30，32而定义出转移场效晶体管的通道区。如图所示，二个转移晶体管共同的源极／漏极区30即为二个转移晶体管的位元线。轻掺杂漏极(LLD)结构常用于此种形式的小设计原则(Small Design Rule)存储晶体管，此种存储晶体管主要用于当前的存储器与逻辑元件中。轻掺杂漏极的源极／漏极区28，30，32，一般是以二步骤的离子注入工艺来形成，步骤如下首先以自对准(Self-aligned)的方式将相对较低浓度的杂质注入于栅电极16中；然后形成间隙氧化区20于栅电极16的两侧，间隙氧化区20的形成方法是先以化学气相淀积法淀积一氧化硅层于元件上方，再以各向异性蚀刻去除氧化层直至暴露出基底10上方的源极／漏极区28，30，32，蚀刻去除化学气相淀积的氧化层而产生间隙氧化区20于栅电极16的两侧以及导线22的两侧；在间隙氧化区20形成于栅电极16的两侧之后，最后以较高浓度的杂质自对准于间隙氧化区20，将杂质注入于源极／漏极区28，30，32。请参照图2，在动态随机存取存储单元的转移场效晶体管形成之后，继续以一绝缘物质，例如是化学气相淀积的硅氧化层34淀积于图1所示的结构，以形成电荷储存电容。请参照图3，以传统微影工艺对硅氧化层34蚀刻至暴露出源极／漏极区28，32以形成开口36；再将未经掺杂的多晶硅层38以低压化学气相淀积法(LPCVD)淀积于元件表面以及开口36中并与源极／漏极区28，32相接。形成一多晶硅层38，此一多晶硅层38为一动态随机存取存储器的储存电荷电容的下电极，以掺杂或离子注入于多晶硅层38并回火(Anneal)，然后以微影工艺来得到此一多晶硅层38。电容的上电极的制造如传统方法是以淀积、掺杂与微影工艺而得到的一多晶硅层。接着继续淀积一毯覆式之中间介电层于动态随机储存存储器结构上，例如是以气相的四乙氧基硅烷(TEOS)的常压化学气相淀积法(APCVD)来形成。位元线接点的开口是以传统微影的工艺来暴露出共源极／漏极30的接点。然后，形成位线的接点，一般是以溅射或是化学气相淀积的方法淀积一或多层的金属于元件的上方与位于共源极／漏极区30上方的位元线接点的开口。最后，位元线经过微影以后续工艺完成元件的制作。如图1-3所示，根据形成高密度随机存取存储器的制造技术中，亟需以减少设计规则来形成元件，因此，需要以更有利于制造与可靠的方法来形成动态随机存取存储器。因此本专利技术的主要目的就是在提供一种更可靠的方法，其更有利于形成动态随机存取存储器，为实现上述目的，提供一种，包括步骤a．先提供一具有元件隔离结构的基底，且在元件隔离结构中具有有源元件区。b．接着，提供一介电层于基底的有源元件区上方，并在有源元件区提供一第一与一第二转移晶体管，其中，第一转移晶体管包括一位于介电层上方的第一栅电极与形成于基底的一第一与一第二源极／漏极区；第二转移晶体管包括一位于介电层上方的第二栅电极与形成于基底的第二与一第三源极／漏极区，亦即第一与第二转移晶体管共同拥有第二源极／漏极区。c．然后，形成一蚀刻阻挡层于第一与第二栅电极以及该第一、第二与第三源极／漏极区上方。d．接着，形成一介电层于蚀刻阻挡层上方，此介电层与蚀刻阻挡层不同。e．之后，蚀刻去除第二源极／漏极区上方的介电层，直至蚀刻阻挡层为止，然后更继续蚀刻蚀刻阻挡层直到与第二源极／漏极区形成一位元线的接点。f．最后，蚀刻去除第三源极／漏极区上方的介电层，直至蚀刻阻挡层为止，然后更继续蚀刻此一蚀刻阻挡层直到在第三源极／漏极区形成一电荷储存电容，其中，电荷储存电容的一电极与第三源极／漏极区连接。根据本专利技术的目的，提供一，其步骤如下a．先提供一具有元件隔离结构的基底，且在此一元件隔离结构中具有有源元件区。b．然后，提供一介电层于基底的有源元件区上方，并在有源元件区提供一转移晶体管，此一转移晶体管包括一位于介电层上方的第一栅电极与形成于基底的一第一与一第二源极／漏极区；c．接着，形成一蚀刻阻挡层于第一栅电极以及第一、第二源极／漏极区上方。d．之后，形成一介电层于蚀刻阻挡层上方，此一介电层与蚀刻阻挡层不同。e．然后，使上述介电层平坦化，以得到一平坦表面。f．接着，蚀刻去除第一源极／漏极区上方的介电层的平坦表面，直至蚀刻阻挡层为止，然后更继续蚀刻此一蚀刻阻挡层直到与第本文档来自技高网...

【技术保护点】
一种形成动态随机存取存储器的方法，包括下列步骤： ａ．提供一基底，其中该基底具有元件隔离结构，且在该元件隔离结构中具有有源元件区。 ｂ．在该基底的有源元件区上方，提供一介电层； ｃ．在该有源元件区提供一第一与一第二转移晶体管，该第一转移晶体管包括一位于该介电层上方的第一栅电极与形成于该基底上的一第一与一第二源极／漏极区，该第二转移晶体管包括一位于该介电层上方的第二栅电极与形成于该基底上的该第二与一第三源极／漏极区，且该第一与第二转移晶体管共同拥有该第二源极／漏极区。 ｄ．在该第一与第二栅电极以及该第一、第二与第三源极／漏极区的上方形成一蚀刻阻挡层； ｅ．在该蚀刻阻挡层上方，形成一介电层，该介电层与该蚀刻阻挡层不同； ｆ．蚀刻去除该第二源极／漏极区上方的介电层，直至该蚀刻阻挡层为止，然后更继续蚀刻该蚀刻阻挡层直到与该第二源极／漏极区形成一位元线的接点；以及 ｇ．蚀刻去除该第三源极／漏极区上方的介电层直至该蚀刻阻挡层为止，然后更继续蚀刻该蚀刻阻挡层直到在该第三源极／漏极区形成一电荷储存电容，该电荷储存电容以一电极与该第三源极／漏极区连接。

【技术特征摘要】
1．一种形成动态随机存取存储器的方法，包括下列步骤a．提供一基底，其中该基底具有元件隔离结构，且在该元件隔离结构中具有有源元件区。b．在该基底的有源元件区上方，提供一介电层；c．在该有源元件区提供一第一与一第二转移晶体管，该第一转移晶体管包括一位于该介电层上方的第一栅电极与形成于该基底上的一第一与一第二源极／漏极区，该第二转移晶体管包括一位于该介电层上方的第二栅电极与形成于该基底上的该第二与一第三源极／漏极区，且该第一与第二转移晶体管共同拥有该第二源极／漏极区。d．在该第一与第二栅电极以及该第一、第二与第三源极／漏极区的上方形成一蚀刻阻挡层；e．在该蚀刻阻挡层上方，形成一介电层，该介电层与该蚀刻阻挡层不同；f．蚀刻去除该第二源极／漏极区上方的介电层，直至该蚀刻阻挡层为止，然后更继续蚀刻该蚀刻阻挡层直到与该第二源极／漏极区形成一位元线的接点；以及g．蚀刻去除该第三源极／漏极区上方的介电层直至该蚀刻阻挡层为止，然后更继续蚀刻该蚀刻阻挡层直到在该第三源极／漏极区形成一电荷储存电容，该电荷储存电容以一电极与该第三源极／漏极区连接。2．如权利要求1所述的方法，在所述步骤g之前，进一步包括对该介电层的表面进行一平坦化的步骤。3．如权利要求2所述的方法，其中该平坦化的步骤以化学机械研磨法来完成。4．如权利要求2所述的方法，其中在所述步骤f之前，进一步包括一平坦化的步骤。5．如权利要求1所述的方法，其中该介电层是一氧化硅层，该蚀刻阻挡层是一氮化硅层。6．如权利要求1所述的方法，其中该蚀刻阻挡层与该第一、第二以及第三源极／漏极区接触。7．如权利要求6所述的方法，其中该蚀刻阻挡层与第一以及第二栅电极被一氧化层隔开。8．如权利要求6所述的方法，其中该蚀刻阻挡层是一氮化硅层，该介电层是一氧化硅层。9．如权利要求1所述的方法，其中该电荷储存电容包括相互接触的一下电极与该第三源极／漏极区、一高介电常数电容介电质以及一上电极。10．如权利要求9所述的方法，其中该高介电常数电容介电质是由包括钽氧化物与钛酸盐族的物质所组成。11．如权利要求9所述的方法，其中该高介电常数电容介电质是由包括五氧化钽、钡锶钛酸盐与铅锌钛酸盐的物质所组成。12．如权利要求9所述的方法，其中该上电极以不同于多晶硅的其它导电物质与高介电常数电容介电质面接。13．如权利要求12所述的方法，其中该上电极包括一由氮化钛、钨、氮化钨、铂、钌、铱、钼与氮化钼族所选择出来的物质。14．一种形成动态随机存取存储器的方法，包括下列步骤a．提供一基底，其中该基底具有元件隔离结构，且在该元件隔离结构中具有有源元件区；b．在该基底的有源元件区上方提供一介电层；c．在该有源元件区提供一转移晶体管，该转移晶体管包括一位于该介电层上方的第一栅电极与形成于该基底上的一第一与一第二源极／漏极区；d．在该第一栅电极以及该第一、第二源极／漏极区上方形成一蚀刻阻挡层；e．在该蚀刻阻挡层上方形成一介电层，该介电层与该蚀刻阻挡层不同；f．对该介电层平坦化，以得到一平坦化表面；g．蚀刻...

【专利技术属性】
技术研发人员：孙世伟，游萃蓉，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]