腐蚀硅层的方法技术

在硅衬底上形成栅氧化膜和多晶硅层，并在多晶硅层上形成光刻胶图形。用光刻胶作掩模，利用如ＣＦ↓［４］、ＣＨＦ↓［３］、ＣＨ↓［２］Ｆ↓［２］、和Ｃ↓［４］Ｆ↓［８］等ＣＦ型气体或包括ＣＦ类气体的混合气体腐蚀硅层的一半。在腐蚀孔的侧壁上留下了碳氟化合物型淀积物。然后，利用Ｃｌ↓［２］、ＨＢｒ、ＳＦ↓［６］、和Ｏ↓［２］中的一种气体腐蚀其余的硅膜。可以在腐蚀后提供具有倾斜侧壁的构形。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及，通过腐蚀硅层可以提供具有倾斜侧壁的构形。在腐蚀用作晶体管的栅的多晶硅硅化物膜之前，如快速存储器等具有浮栅的器件结构必须具有如附图说明图1所示的层叠结构。即，作为最上层的WSi层31，该层之下是第二多晶硅30，具有由氧化膜、氮化膜和氧化膜构成的三层结构的ONO层29，第一多晶硅层28，氧化膜层27和硅衬底26。在该结构中，如剖面图所示，预先垂直地腐蚀用作浮栅的第一多晶硅层28。场氧化膜32局部地形成在第一多晶硅层28被腐蚀的位置。如图1所示，腐蚀第一多晶硅层28形成的孔的侧壁是倾斜的，以使孔的上部较宽。这种层叠结构是利用多晶硅的腐蚀装置腐蚀的。虽然在正常的腐蚀条件下腐蚀上两层即ONO层29和第二多晶硅层30没有任何问题，但因为使用的是腐蚀多晶硅的装置，无法象用专用于氧化膜的正常的腐蚀装置那样以高腐蚀率腐蚀ONO层29中的氧化膜。因此ONO层29最好是具有容易腐蚀的结构。然而，如图2所示，在按具有垂直侧壁的构形腐蚀第一多晶硅层28时，其上的ONO层29将垂直形成。如果相对于衬底垂直腐蚀ONO层29的氧化膜层，则作为要腐蚀的有效厚度的氧化膜层的厚度等于第一多晶硅膜28的厚度。因而很难去掉ONO层29，并且可能残留ONO层33，如图3所示。因此，为了容易腐蚀ONO层29，第一多晶硅层28必须具有倾斜的锥形构形，以使其上部较宽，从而代替垂直构形。然而，常规腐蚀方法腐蚀后无法有效地提供具有如上所述倾斜侧壁的构形。例如，日本专利申请公开8-274078公开了一种通过两步骤腐蚀形成具有不同腐蚀容易程度的侧壁保护膜来防止栅极成锥形的方法。然而，该方法没有提供锥形的腐蚀构形。本专利技术的目的是提供一种，可以获得具有倾斜侧壁的腐蚀构形。根据本专利技术的第一方案，提供一种，包括以下步骤在硅层上形成掩模图形；利用CF型气体或包括CF型气体的混合气体腐蚀硅层的一半；利用Cl2、HBr、SF6、和O2中的至少一种气体腐蚀其余的所说硅层。按该腐蚀方法，CF型气体至少可以是一种选自CF4、CHF3、CH2F2、和C4F8中的气体，并且可以在硅层下设置厚为6-10nm的薄氧化膜。根据本专利技术，首先利用CF型气体或包括CF型气体的混合气体腐蚀硅层的一半。于是在腐蚀的孔的侧壁上留下了碳氟化合物型淀积物。然后，利用至少一种选自Cl2、HBr、SF6、和O2中的气体腐蚀其余的硅层。结果，以淀积物作为掩模，使得硅层被腐蚀成正向呈锥形的构形，而不被垂直腐蚀。本专利技术的第一方案最好只腐蚀硅层，而不腐蚀硅层下的各层。然而，本专利技术的第二方案可用于将腐蚀延伸到各底层。根据本专利技术的第二方案，提供一种，包括以下步骤在硅层上形成掩模图形，并利用CF型气体或包括CF型气体的混合气体腐蚀硅层。按该腐蚀方法，CF型气体可以是至少一种从CF4、CHF3、CH2F2、和C4F8中选择的气体，并且可以在硅层下提供厚为0.3-0.5微米的场氧化膜。本专利技术的第二方案的有益之处还在于，利用CF型气体的腐蚀在硅层的腐蚀孔的侧壁上留下了碳氟化合物淀积物，提供了与本专利技术第一方案所得到的类似的倾斜腐蚀侧壁，并且在处理过程中可以不变换腐蚀气体。关于本专利技术，术语“硅层”不仅表示形成于衬底上的硅膜，而且还表示硅衬底。显然，一般的硅层是多晶硅层。图1是具有浮栅的快速存储器之类器件的结构剖面图；图2是展示同一结构的改形的剖面图；图3是展示腐蚀同一结构获得的构形的剖面图；图4A-4C是按方法步骤顺序展示本专利技术第一实施例的方法的剖面图；图5是展示本专利技术第一实施例方法所用的RIE腐蚀装置的示意图；图6A和6B是按方法步骤顺序展示本专利技术第二实施例的方法的剖面图；图7A和7B是展示本专利技术第二实施例方法所用的RIE腐蚀装置的示意图；图8A和8B是按方法步骤顺序展示本专利技术第三实施例的方法的剖面图；图9A和9B是按方法步骤顺序展示本专利技术第四实施例的方法的剖面图。下面结合附图具体说明本专利技术的优选实施例。图4A至4C是按该方法步骤顺序展示本专利技术第一实施例的剖面图。图5是按本实施例使用双频RIE方法腐蚀多晶硅层的干法腐蚀装置的示意图。如图5所示，该干法腐蚀装置的处理室6具有材料气的引入口7a和排出口7b。上电极11悬于处理室6中，下电极9设置于处理室底部的工作台8上。要被腐蚀的晶片10放置于工作台8上。上电极11作为将通过材料气引入口7a引入的材料气喷入处理室的喷头，其通过高频电缆12与设置于处理室外的用于上电极的高频电源14连接。下电极9通过高频电缆12与下电极的高频电源13连接。相控调制器15接在高频电源13和14之间。在具有这种结构的腐蚀装置中，高频电源加到面对面的上下电极11和9，从而产生等离子体，它们之间的相位差由接在高频电源13和14之间的相控调制器15控制，从而利用RIE(反应离子腐蚀)腐蚀硅晶片10上的硅层。这种腐蚀装置能够产生等离子体密度为1×1010-1×1011cm-2的等离子体。利用这种腐蚀装置腐蚀硅层。即，如图4A所示，在一种器件结构上形成光刻胶图形4，所说器件结构是由多晶硅3和形成于硅衬底1上的氧化膜2构成的叠层结构。光刻胶4用作只腐蚀多晶硅层3的掩模。关于第一步骤，如图4B所示，利用如CF4、CHF3、CH2F2、和C4F8等CF型气体或包括CF型气体的混合气体腐蚀多晶硅层3的一半。如图4B所示，于是在腐蚀图形的侧壁上留下了碳氟化合物型淀积物5，淀积物的厚度随壁的深度增大而增大。然后，第二步利用Cl2、HBr、SF6、或O2中的气体腐蚀其余的多晶硅层3，如图4C所示。此时，第一步形成的淀积物5作为掩模，将多晶硅层腐蚀成向前呈锥形的构形，该构形的上部较宽，如图4C所示，而不被垂直腐蚀。下面说明图4A-4C所示的该腐蚀方法的处理条件的实例。形成于硅衬底1上的热氧化膜2作为MOS晶体管的绝缘膜，其厚度为6-10nm，作为导电膜的多品硅层3的厚度为100-150nm。腐蚀条件如下。第一步，利用50sccm的CF4，在压力为20mT、上电极的高频功率为0W、下电极的高频功率为600W的条件下，进行腐蚀，形成碳氟化合物型淀积膜。尽管腐蚀时间取决于腐蚀要求的构形，但腐蚀时间的范围为约10秒到探测到多晶硅层3的端部所花的时间。此时多晶硅层腐蚀的速率为100-200nm。氧化膜的腐蚀速率基本上相同。因此，如果在露出底层氧化膜2后，在相同的条件下进行过腐蚀，则会腐蚀掉底层氧化膜2。因此，必需改变腐蚀条件，提供对于氧化膜的较高选择率。如果腐蚀多晶硅3的一半，则腐蚀的结果是留下图4B所示的构形。在腐蚀的多晶硅层3的侧壁上形成了作为腐蚀淀积物的碳氟化合物型淀积物5。在第二步，在Cl2为50-200sccm，HBr为100-200sccm，压力为20mT-100mT，上电极的高频功率为300-500W，下电极的高频功率为300-600W，上下高频功率间的相差为135度的条件下，腐蚀去掉第一步腐蚀后留下的其余多晶硅层3。此时多晶硅的腐蚀率为150-250nm，氧化膜的腐蚀率为3-10nm。进行该腐蚀去掉了第一步腐蚀后留下的其余多晶硅层3。淀积物膜5用作将多晶硅层3腐蚀成图4C所示呈正向锥形构形的掩模。图6A和6B是按方法步骤顺序展示本专利技术第二实施例的方法的剖面图。图6A和6B中与图4A-4C相同本文档来自技高网...

【技术保护点】
一种腐蚀硅层的方法，包括以下步骤： 在硅层上形成掩模图形； 利用ＣＦ型气体或包括ＣＦ型气体的混合气体腐蚀所说硅层的一半； 利用Ｃｌ↓［２］、ＨＢｒ、ＳＦ↓［６］、和Ｏ↓［２］中的至少一种气体腐蚀其余的所说硅层。

【技术特征摘要】
JP 1998-1-16 007082/19981．一种腐蚀硅层的方法，包括以下步骤在硅层上形成掩模图形；利用CF型气体或包括CF型气体的混合气体腐蚀所说硅层的一半；利用Cl2、HBr、SF6、和O2中的至少一种气体腐蚀其余的所说硅层。2．如权利要求1的腐蚀硅层的方法，其中所说CF型气体至少是从CF4、CHF3、CH2F2、和C4F8中选择的一种...

【专利技术属性】
技术研发人员：满生彰，
申请(专利权)人：日本电气株式会社，
类型：发明
国别省市：JP[日本]