减少半导体制造中的黑硅制造技术

黑硅的减少是通过在形成硬腐蚀掩模之前在晶片的轮缘部分和侧面提供保护器件层实现的。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术一般涉及半导体制造，特别涉及减少黑硅的形成。在集成电路(ICs)或芯片的制造中，为了各种目的而在如硅晶片的衬底中典型地形成通孔或沟槽。通孔或沟槽是通过腐蚀进入衬底形成的。深槽(DTs)，例如用作存储单元阵列的沟槽电容器的作用。通常，DTs是通过首先在晶片表面上提供基底叠层形成的。基底叠层包括，例如基底氧化物112和基底氮化物114的连续层。基底叠层的上面是硬掩模层116，其包括例如TEOS。硬掩模层起用于形成DTs的硬腐蚀掩模的作用。在硬掩模层上淀积光刻胶层并构图以选择暴露要形成DTs的区域。一般，通过反应离子腐蚀(RIE)去掉硬掩模的暴露区域，以暴露基底叠层底部的部分。去除硬掩模的该腐蚀步骤称为硬掩模开口腐蚀。基底叠层的暴露部分被去掉以暴露硅晶片。用RIE腐蚀暴露的硅部分，形成DTs。但是，常规的掩模开口和DT腐蚀由于不均匀的等离子体覆盖而在晶片边缘消耗硬掩模材料的速率比在晶片其余部分的速率大。公知为靶心效应的这种现象导致硬掩模材料从晶片边缘耗尽。在DT腐蚀的后来阶段期间边缘和侧面的基底叠层被腐蚀掉，暴露出这些区域中的晶片表面底部。随着DT腐蚀的继续，结果在晶片的暴露区域形成条型表面。这种条型表面称为“黑硅”。关于黑硅的说明可以参见，例如V.W.Hess,Solid State Technology,1981年4月，第192页，和G.K.Herb,Solid State Technology,1989年10月，第104页，在这里引用供参考。黑硅的形成是因为作为硅的表面上的硬掩模的微型掩模被腐蚀。在DT腐蚀的后来阶段中，在晶片表面上留下硬腐蚀材料的岛状物。这些岛状物保护下面的硅不被腐蚀。这样，没有被岛状物保护的部分继续被腐蚀，而保护的部分剩余下来。在进行RIE时，保护的部分导致条状物或钉状物的形成。在RIE过程中黑硅的形成使晶片的处理非常困难。例如，黑硅钉状物很容易脱落并不利地影响制造成品率。防止黑硅形成的一个常规技术是采用夹环以覆盖晶片边缘，在硬掩模开口RIE过程中保护晶片边缘。但是，夹环的使用产生夹指屏蔽，这将影响平板印刷分辨率或可靠性和腐蚀均匀性。结果，芯片成品率降低。另外，夹环的使用防止了静电吸盘(ESC)装配工具的使用，这在高密度等离子体腐蚀工具中是需要的。从前面的讨论看出，需要提供制造半导体器件而不形成黑硅的改进技术。本专利技术涉及在半导体器件制造过程中减少黑硅。通过在晶片的轮缘(bead)和侧面提供保护器件层来减少黑硅的形成。在一个实施例中，保护器件层保形地淀积在晶片表面上并构图，从而从基本芯片区域去掉该保护器件层。然后在晶片上淀积基底叠层和硬掩模。可以用用于形成硬掩模的材料形成器件层，但这不是必需的。在DT腐蚀过程中，晶片轮缘和侧面的保护器件层可以提供附加的保护，减少或防止黑硅的形成。附图说明图1表示DRAM单元；和图2a-d表示本专利技术的实施例，用于防止在集成电路制造过程中黑硅的形成。本专利技术涉及防止在集成电路(ICs)制造过程中形成黑硅。ICs，例如，包括诸如随机存取存储器(RAMs)、动态RAMs(DRAMs)、同步DRAMs(SDRAMs)静态RAMs(SRAMs)或只读存储器(ROMs)的存储器电路。而且，ICs还可以包括逻辑器件，如可编程逻辑阵列(PLAs)、专用ICs(ASICs)、合并DRAM-逻辑ICs(埋置式DRAMs)、或其它任何电路器件。典型地，在如硅晶片的衬底上制造许多并联ICs。处理之后，为了把ICs分成多个独立的芯片而切割晶片。然后芯片被封装成最后产品，这些最后产品用于例如消费产品，诸如计算机系统、蜂窝电话、个人数字辅助装置(PADs)和其它产品。为了讨论的目的，首先说明常规DRAM单元。参照图1,其中示出了沟槽电容器DRAM单元。这种DRAM单元在例如Nesbit et a1.,A0.6μm2 256Mb TrenchDRAM Cell With Self-A1igned Buried Strap(BEST),IEDM93-627，中有说明，在这里引用供参考。如图所示，DRAM单元包括形成在衬底101中的沟槽电容器160。沟槽典型地用多晶硅(poly)161填充，该多晶硅是用n掺杂剂重掺杂的。此多晶硅起电容器的一个板极的作用，并被称为“存储节点”。用n型掺杂剂掺杂的掩埋板极165围绕沟槽的下部。在沟槽的上部中的是用于减少寄生漏电的轴环168。节点介质163把电容器的两个板极分隔开。提供包括n型掺杂剂的掩埋阱170，与阵列中的DRAM单元的掩埋板极连接。掩埋阱上面是p阱173。p阱起减少垂直漏电的作用。DRAM单元还包括晶体管110。该晶体管包括栅极12和包括n型掺杂剂的扩散区113和114。扩散区被作为源和漏。源和漏的设计取决于晶体管的工作。经过扩散区125实现晶体管与电容器的连接，扩散区125被称为“节点扩散”。栅，也称作“字线”，一般包括多晶硅366和氮化物368层。或者，层357是多晶硅和硅化物层，其包括在多晶硅层上的硅化物，诸如钼硅化物(MoSix)、钽硅化物(TaSix)、钨硅化物(WSix)、钛硅化物(TiSix)、或钴硅化物(CoSix)，以减少字线电阻。在一个实施例中，多晶硅和硅化物层包括多晶硅上的WSix。氮化物衬里369覆盖栅极叠层和衬底。氮化物层368和氮化物衬里对后来的处理起腐蚀或抛光停止层的作用。提供浅沟槽隔离(STI)180以把DRAM单元与其它单元或器件隔离开。如图所示，字线120形成在沟槽上并被STI隔离。字线120称为“穿通字线”。这种构形被称作折叠式位线结构。也可以使用如开口或开口式折叠位线结构的其它构形或单元设计。层间绝缘层189形成在字线上。表示位线的导电层形成在层间绝缘层上。在层间绝缘层中提供位线接触开口186，从而使源113与位线190接触。多个这种单元构形成阵列。单元的阵列用字线和位线互连。对单元的存取是通过激活单元的对应字线和位线实现的。参见图2a，其中示出其上形成集成电路的衬底201。该衬底例如包括硅晶片。也可以使用其它类型的衬底，如硅-绝缘体(SOI)、硅-蓝宝石(SOS)、锗、砷化镓或Ⅲ-Ⅴ族化合物。在晶片上形成器件层210。如图所示，器件层保形地覆盖晶片表面，包括侧面和底部。最好是，器件层包括与用于DT腐蚀的硬掩模材料相同的材料。在一个实施例中，器件层包括氧化物。也可以使用其它硬掩模材料形成器件层。该氧化物是通过，例如使用化学汽相淀积(CVD)技术如低压CVD(LPCVD)分解TEOS形成的。也可以使用其它保形氧化物淀积技术。TEOS层的厚度足以在DT腐蚀过程中防止晶片边缘暴露。一般，TEOS层的厚度约为1000-2000A。此厚度可以根据，例如腐蚀化学方法、腐蚀效率、硬掩模材料和DTs的深度而改变。参见图2b，产生黑硅的晶片的至少边缘和侧面被保护，而要形成ICs的区域208未被保护。这里使用的术语“基本芯片区域”指的是形成ICs的晶片的区域。被保护的晶片边缘部分典型地称作轮缘部分。轮缘部分的宽度一般约为3mm宽，但是它可以根据晶片上的芯片的特殊设计和布局而改变。在一个实施例中，采用如屏蔽环的晶片支架205以保护晶片边缘。这种晶片支架被发现在例如配有屏蔽环的AMATOmega、本文档来自技高网...

【技术保护点】
一种用于制造半导体器件的方法，包括用于减少黑硅的形成的工艺，其包括下列步骤：在晶片表面上保形地形成器件层；构图器件层以从基本芯片区域选择地去掉器件层，留下至少保持在轮缘部分的器件层；在基本芯片区域中形成基底叠层；和形成硬掩模 层，该硬掩模层至少覆盖基底叠层和轮缘部分上的器件层。

【技术特征摘要】
US 1998-3-11 09/0383831.一种用于制造半导体器件的方法，包括用于减少黑硅的形成的工艺，其包括下列步骤在晶片表面上保形...

【专利技术属性】
技术研发人员：王廷浩，彭登青，DM多布岑斯凯，RS维瑟，
申请(专利权)人：西门子公司，国际商业机器公司，
类型：发明
国别省市：DE[德国]