一种多晶片半导体封装结构制造技术

一种多晶片半导体封装结构及制法，主要是借由同时融合ＬＯＣ技术及ＢＧＡ技术使两晶片堆叠于同一ＩＣ元件中，使其中一晶片是利用导线架的引脚来成为晶片上之电路与外界连结之介面，而另一晶片则是借由锡球来作为晶片上之电路与外界连结之介面，且该两晶片是受导线架所支撑固定，所以可省略公知ＢＧＡ技术所需的基板元件。该两晶片可分别具有不同的功能，亦可具有相同的功能，整体结构简单、制作容易，成本较低，并且ＩＣ元件的整体面积、长度均可较公知技术更为缩小。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术是有关于一种多晶片半导体封装结构及制法。尤指一种可将两个以上相同或不同功能的晶片堆叠于同一包装中，且其中之一晶片是以导线架的引脚作为与外界连结之介面，而另一晶片则以锡球作为与外界连结之介面之多晶片半导体封装结构及制法。在现今半导体制造的趋势中，如何能在愈小的半导体包装中挤入愈多的逻辑电路而成本却能相对降低，乃是全球半导体从业者所一致全力研究的课题，所以此领域中的研究、竞争也因此非常激烈。除了缩小晶片上电路设计的最小元件尺寸之外，另一种能以最低成本直接达到单一半导体包装的存储容量倍增的方式，便是在同一包装中挤入两片以上的晶片。附图说明图1所示为公知多晶片半导体封装结构的一例。其主要是借由“引脚上着于晶片(Lead On Chip；简称LOC)”的技术将两片晶片1a、1b以热熔性双面胶带2a、2b分别结合于两导线架3a、3b上，并以金线4a、4b(Gold Wire)分别焊接(Bonding)耦合晶片1a、1b上之电路与导线架3a、3b之相对应的引脚后，再把导线架3a上的引脚架设连接于导线架3b之引脚6上，最后再灌注封装树脂5(Molding)成形为一体的半导体封装元件(IC)。此种单纯以导线架之引脚6来作为多个晶片1a、1b上的电路与外界联通介面的最大缺点，便是引脚6数量也因此必须倍增，因而导致该半导体封装元件的[长度]将因引脚数量的增加而增长许多。近来，传统单晶片封装元件(例如4MB DRAM IC)的引脚数量已由过去的二十只脚、三十只脚渐渐增加至目前所流行的四十二只脚甚至五十只脚的IC，由于每一只引脚均有其固定的宽度，因此使得目前IC元件的长度也不断加长、加大，若采用如图1所示之公知技术来进行多晶片封装IC，则其引脚的数量将甚至会达到八十或甚至一百只脚以上，其IC势必会过长而显得不尽实用。如图2所示，另一种公知多晶片半导体封装结构的例子，是采用[锡球阵列接点(Ball Grid Array；简称BGA)]的技术将两片晶片7a、7b以银胶(常称为EPOXY)相互结合后再黏贴于一基板8上，并以金线9a、9b(Gold Wire)分别焊接(Bonding)耦合晶片7a、7b上之电路与基板8之相对应的焊垫后，经由基板8上之电路设计或穿透基板8的导电栓设计，将晶片7a、7b上之电路透过金线9a、9b而连接耦合于基板8底面的相对应之锡球10上，成形为一体的半导体封装元件(IC)。此种单纯以BGA技术之基板8上的锡球10来作为多个晶片7a、7b上之电路与外界联通介面的最大缺点，便是该基板8的面积将增大许多，使得该半导体封装元件的面积很大，并且在制作工艺上也有诸多不便而难以实施。由于现今BGA的技术均是采用一基板8来支撑、固定晶片，再于基板8背(底)面设置锡球成为讯号传输之接点。所以，基板的面积一般已经比实际晶片的尺寸大了不少，再加上多晶片的堆叠将更直接导致锡球数量的增加以及基板面积的扩大，在实用性上将因此降低许多。此种单纯以BGA技术来堆叠多晶片的另一缺陷，便是制作工艺上的困难，例如图2中所示的结构，其上晶片7a与基板8之间所连接的金线9a几乎是金线9b的两倍长度，过长的金线9a将非常难以焊接且更极易因外力或过热(因电阻值较大)而断线；并且在此种结构中，晶片7a的尺寸一定要比晶片7b更小而无法使用两个相同尺寸或规格的晶片进行堆叠，造成设计上的困难；此外，过长且密集的金线9a、9b在进行封装树脂的灌胶工艺时，也常常会被封装树脂所冲断松脱导致断路，所以在实践上并不甚可行(产品合格率过低)。所以，前述之各种公知技术，实际上无法完全满足前述之缩小半导体元件尺寸及降低成本的未来趋势与需求，而仍留有一空间可供改进。本专利技术之主要目的即在于提供一种多晶片半导体封装结构及制法，不仅结构简单、制作容易、成本较低，且IC元件的整体面积、长度均可较公知技术更为缩小。本专利技术之另一目的在于提供一种多晶片半导体封装结构及制法，通过融合LOC技术及BGA技术使两晶片堆叠于同一IC元件中，不仅克服了前述公知技术的种种缺陷，且该两晶片还可分别具有不同的功能，亦可具有相同的功能。为了达到上述目的，本专利技术所述之多晶片半导体封装结构的一较佳实施例中，包括有至少两个晶片(即一第一晶片及一第二晶片)，一具有多个引脚之导线架，多个锡球以及封装树脂。各个晶片均具有一作动面及一非作动面，且在各晶片的作动面上均设有多个连接垫以成为晶片上之电路与外界连结之介面。第二晶片之作动面上的多个连接垫是通过一技术手段分别耦合于对应的引脚上，且第一晶片之非作动面是结合于导线架上。该多个锡球直接设置于该第一晶片之作动面上相对应的多个连接垫上。该封装树脂则是用于包覆前述之晶片而成为一体之半导体封装结构，且该多个引脚及锡球是露出于封装树脂外以成为与外界连结之介面。由于本专利技术之多晶片半导体封装结构并没有公知BGA基板的设置(两晶片是受导线架所支撑固定)，因此IC元件的面积可大为缩小，也由于两晶片是分别利用引脚与锡球来当作接点，因此其引脚数量也不会太多、IC元件的长度可较短，且本专利技术之整体结构简单、制作容易，成本也较为低廉。为使对本专利技术之目的、特征及功效能有更进一步认识与了解，现结合附图详细说明如后图1为公知技术之多晶片半导体封装结构图；图2为公知技术之多晶片半导体之另一封装结构图；图3是为本专利技术之多晶片半导体封装结构之一较佳实施例图；图4A-4F是为图3所示实施例结构之制作工艺流程的一较佳实施例。图5是为本专利技术之多晶片半导体封装结构之另一较佳实施例图；图6A-6F是为图5所示实施例结构之制作工艺流程的一较佳实施例。本专利技术是有关于一种多晶片半导体封装结构及制法，主要是通过同时融合LOC技术(引脚上着于晶片Lead On Chip；简称LOC)及BGA技术(锡球阵列接点Ball Grid Array；简称BGA)将两晶片堆叠于同一IC元件中，使其中一晶片是利用引脚来成为晶片上之电路与外界连结之介面，而另一晶片则是借由锡球来作为晶片上之电路与外界连结之介面，且更省略了公知BGA技术所需的基板元件。所以，不仅该两晶片可分别具有不同的功能、亦可具有相同的功能，且其整体的结构简单、制作容易、成本较低，并且IC元件的整体面积、长度均可较公知技术更为缩小。图3为本专利技术之多晶片半导体封装结构之一较佳实施例图。而图4A-图4F则为图3所示实施例之制作工艺流程的一较佳实施例。在图3所示之较佳实施例中，该多晶片半导体封装(IC)结构20，包括有多个晶片、一导线架24、多个锡球27及封装树脂26。该多个晶片在本实施例中是包含有一第一晶片21及一第二晶片22，各个晶片21、22均具有一作动面211、221(Active Side)及一非作动面212、222(Inactive Side)，该作动面211、221即为晶片21、22之电路设计所在的一侧表面，并且，在各个晶片21、22的作动面上211、221的预定位置处均设有多个连接垫213、223以成为晶片21、22上之电路与外界连结之介面，在本较佳实施例中该连接垫213、223即为本领域所俗称的金属垫或铝垫(Al Pad)。该导线架24(Lead Frame)具有多个引脚241(Lead)，该第二晶片22之作动面221上的多个连接垫223本文档来自技高网...

【技术保护点】
一种多晶片半导体封装结构，至少包括有一第一晶片及一第二晶片，各个晶片均具有一作动面及一非作动面，且在各个晶片的作动面上均设有多个连接垫以成为晶片上之电路与外界连结之介面，该两晶片是借由封装树脂加以包覆而成为一体之半导体封装结构，其特征在于： 该第一晶片位于第二晶片下方，且第一晶片之作动面是朝向下方，在第一晶片之作动面上的多个连接垫上设置有多个锡球，该锡球露出于封装树脂外以成为第一晶片上之电路与外界连结之介面；并且，第二晶片作动面上的多个连接垫是借由一技术手段分别耦合于一导线架之多个引脚上，且第一晶片的非作动面是结合固定于导线架上，该引脚延伸露出于封装树脂外，并延伸朝向该半导体封装结构具有锡球之一侧，以成为第二晶片上之电路与外界连结之介面。

【技术特征摘要】
【国外来华专利技术】1.一种多晶片半导体封装结构，至少包括有一第一晶片及一第二晶片，各个晶片均具有一作动面及一非作动面，且在各个晶片的作动面上均设有多个连接垫以成为晶片上之电路与外界连结之介面，该两晶片是借由封装树脂加以包覆而成为一体之半导体封装结构，其特征在于该第一晶片位于第二晶片下方，且第一晶片之作动面是朝向下方，在第一晶片之作动面上的多个连接垫上设置有多个锡球，该锡球露出于封装树脂外以成为第一晶片上之电路与外界连结之介面；并且，第二晶片作动面上的多个连接垫是借由一技术手段分别耦合于一导线架之多个引脚上，且第一晶片的非作动面是结合固定于导线架上，该引脚延伸露出于封装树脂外，并延伸朝向该半导体封装结构具有锡球之一侧，以成为第二晶片上之电路与外界连结之介面。2.如权利要求1所述之多晶片半导体封装结构，其特征在于，该连接垫是为铝垫。3.如权利要求1所述之多晶片半导体封装结构，其特征在于，用于耦合第二晶片之连接垫与相对应之引脚的该技术手段是为焊线。4.如权利要求1所述之多晶片半导体封装结构，其特征在于，用于耦合第二晶片之连接垫与相对应之引脚的该技术手段，是借由焊料直接将第二晶片之连接垫焊接于相对应之引脚上，并因此将第二晶片结合固定于导线架上。5.如权利要求1所述之多晶片半导体封装结构，其特征在于，该第二晶片之非作动面与第一晶片之非作动面之间是借由银胶或是热熔性双面胶带将两者结合。6.如权利要求1所述之多晶片半导体封装结构，其特征在于，该第一晶片之非作动面是借由热熔性双面胶带贴合于导线架未与第二晶片耦合的一侧面上。7.如权利要求1所述之多晶片半导体封装结构，其特征在于，第一晶片上之电路并未直接与第二晶片上之电路耦合，且导线架之引脚并未直接与锡球耦合。8.如权利要求1所述之多晶片半导体封装结构，其特征在于，该第一晶片与第二晶片所具有的功能可为不同。9.一种多晶片半导体封装结构之制法，其中之各个晶片均具有一作动面...

【专利技术属性】
技术研发人员：陈宗杰，
申请(专利权)人：大众电脑股份有限公司，
类型：发明
国别省市：71[中国|台湾]