带有直接耦合的噪声抑制和/或其它器件的集成电路管芯制造技术

一种具有表面安装于其上的ＥＭＩ抑制和／或其它器件（５０－５４，１５０，１５５－１５９，２５０）的集成电路管芯（２０，１２０，２２０）。公开了如电容器等ＥＭＩ抑制器件，它们通过到达再分布层（３０，１３０，２３０）的通路或直接到达电路（２４，１２４）的通路直接片式贴装在集成电路管芯上。还公开了类似安装或其它方式提供的电阻器、电感器和其它电路器件（５０－５４，１５０，１５５－１５９，２５０）。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及集成电路中的噪声抑制，特别涉及更靠近集成电路管芯安装辅助电路元件。随着单位面积晶体管数目的增加及这些晶体管开关速度的提高，与这些晶体管有关的电磁干扰(EMI)和其它噪声也增加。EMI和有关的噪声这里统称为“EMI”。EMI常耦合到管芯上的电源线和地线(和信号线)，然后从管芯扩展到印刷电路组件等。EMI的有害影响包括信号错误和昂贵的EMI补偿，以满足FCC产品的要求。为抑制EMI所做的努力中，印刷电路板和印刷电路组件常具有多个设于其上的电容器。这些电容器可以耦合在电源与地导体之间和/或信号与地导体间。尽管这些电容器一定程度上有利于减少EMI，但在印刷电路组件上提供电容器的缺点在于，电容器设置成离芯片上EMI源的距离相当大。在一定距离抑制EMI在许多方面存在问题，包括(1)附加的导体长度起天线的作用，及(2)较长的导体长度加剧了信号反射。现有为抑制EMI所做的努力还包括利用标准光刻形成技术在半导体管芯材料内形成电容器。尽管这些电容器已证明能够某种程度上抑制EMI，但它们的缺点在于，它们占用了有价值管芯的实际地盘，但不能提供充分的抑制作用，而且相当昂贵。因此，本专利技术的一个目的是通过减少集成电路管芯产生的EMI提高集成电路的性能。本专利技术再一目的是在靠近EMI发生源的位置提供这种EMI抑制。本专利技术又一目的是包容集成电路管芯上的EMI，并使其从管芯扩展到电路组件的效应减至最小。本专利技术还一目的是将EMI抑制机构直接耦合到集成电路管芯上，以实现相对直接的EMI抑制。利用这里所述带有直接耦合的噪声抑制和/或其它器件的集成电路管芯，可以实现本专利技术的这些和有关的目的。阅读了以下结合附图的详细说明后，所属领域的技术人员会更清楚本专利技术的上述和有关优点及特点。附图说明图1是本专利技术带有耦合于其上的噪声抑制和/或其它器件的集成电路管芯的一个实施例。图2是本专利技术带有耦合于其上的噪声抑制和/或其它器件的集成电路管芯的另一实施例的剖面图。图3是本专利技术的直接片式贴装在集成电路管芯上的噪声抑制电容器或其它电路元件的侧视图。参见图1，该图展示了本专利技术带有耦合于其上的噪声抑制和/或其它器件50的集成电路管芯20的一个实施例。集成电路管芯20(此后称之为“管芯20”)最好由如硅等半导体材料或其它合适的半导体材料构成。多个晶体管和其它电路元件形成于半导体材料中，形成了一个集成电路。这些晶体管和其它电路元件一般称之为“电路元件24”。在半导体材料中电路元件的形成是现有技术公知的。为了方便向管芯输入或从管芯输出信号，已开发出各种安装封装40。这些工业封装包括球栅阵列、方形扁平封、有引线塑料芯片载体等。这些封装一般以低阻抗方式(例如导电球49)安装于印刷电路组件48上。图1示出了用连接管芯的接触焊盘31与封装的接触焊盘41的键合线42贴于典型封装40中的管芯20。封装的焊盘整体地与一个以上的导电球49连接(虚线47所示)。尽管图1的剖面透视图中只示出了两个键合线42，但正如所公知的，最好是在管芯的外围提供许多键合线。管芯20的上层是再分布层30。再分布层的概念在本领域已公知。常规的再分布层正如其名字一样用于从电路元件24到接触焊盘31分布(或再分布)信号线条。电源和地也常通过再分布层30分布。在一个实施例中，本专利技术提供直接耦合到管芯即管芯的再分布层的噪声抑制器件50。这些EMI抑制器件电耦合到再分布层(或管芯中)的信号线条，如以下将更具体讨论的。EMI抑制器件最好是其大小足以实现所要求EMI抑制效应的电容器。更具体说，尽管可以采用其它电容值，但这些电容器最好为0.01pf-0.1μf。尽管电容器50可以由任何合适的电容材料构成，但最好由陶瓷或塑料构成。陶瓷电容器热稳定性较好，所以它们一般用于解决与不同热膨胀系数有关的问题。从市场上可以买到合适的电容器。尽管本专利技术可以采用所有合适的电容器贴装方法，但电容器50最好利用标准的表面安装技术和回流焊贴装技术安装在再分布层上。为了减小寄生和固有阻抗，最好采用倒装、焊料突点安装或其它直接片式贴装技术。下面结合图3更具体地讨论电容器的贴装。再分布层中画出了耦合到电路元件24的典型电源导体33和典型的地导体34。分别画出了耦合到电容器51和54的两对电源和地导体。电容器52耦合信号线35和地之间。电容器53耦合在两任意典型的信号线条间。一旦多个电容器已按它们的合适位置耦合到管芯上，管芯安装且电耦合到封装40上，最好进行标准的最后各步骤。这些步骤包括在暴露的导电体、电容器和管芯上涂敷绝缘材料，并在该结构上安装帽盖46，如图所示。参见图2，该图展示了本专利技术带有耦合于其上的噪声抑制和/或其它器件的集成电路管芯120的另一实施例的剖面图。与图1的管芯20类似，图2的管芯120包括电路元件124和再分布层130。接触焊盘131用于耦合到封装140的接触焊盘141，而接触焊盘141又通过内部导体147通过突点149耦合到印刷电路组件148。多个EMI抑制电容器150最好以结合图1和3所述的方式耦合到再分布层130。可以在封装140中提供凹腔144，以容纳电容器。图2还示出了在管芯120的另一表面上形成电容器155-159的情况。这些电容器通过通路161连接到管芯120和电路元件124，而不是通过再分布层130，并提供直接贴装到管芯120和电路元件124的噪声抑制器件。电容器155-159分别耦合电源和地，信号线和地、电源和地、信号线到地、及电源到地。参见图3，图3是本专利技术的利用直接片式贴装表面安装在集成电路管芯220上的噪声抑制电容器250(或电阻器、电感或其它表面安装电路元件，如以下将具体讨论的)的侧视图。电容器250具体为一个特定实施例中的电容器50和150(即电容器51-54，155-159等)，一般为直接安装到集成电路管芯上的电容器、电阻器、电感或其它电路元件。关于电容器，器件250最好是具有金属化端子271、272的陶瓷电容器。这些端子通过焊料突点249直接片式贴装到管芯220上或管芯220的再分布层230上(虚线所示)。尽管如上所述电容器直接贴装到半导体管芯上用于EMI抑制是有利的，但应认识到，可以利用电阻器或电感器或其它表面安装元件代替或替换一个以上的电容器50、51-54、150、155-159。这些电阻器、电感器或其它表面安装元件将以与所述电容器相同的方式连接到管芯。以这种方式提供电阻器和/或电感可以直接在管芯上形成滤波器电路和其它类型的电路。提供这些电路进而实现了这里所讨论的靠近设置的有益效果，并可以使电路和印刷电路组件更小型化。尽管结合特定的实施例说明了本专利技术，但应理解，本专利技术可以有进一步的改形，本申请意在覆盖一般意义上符合本专利技术原理且包含源于本专利技术的方针的那些对本专利技术的变化、应用或改变，由于它们皆包括于本专利技术与之有关的常识和惯用手段中，且可以应用于此前所述的必要特征，且落在本专利技术的范围和所附权利要求的限定内。本文档来自技高网...

【技术保护点】
一种集成电路组件，包括：半导体衬底（２０，１２０，２２０）；形成于所说半导体衬底（２０，１２０，２２０）中的电路元件（２４，１２４）；及表面安装于所说衬底上的第一电子器件（５０－５４，１５０，１５５－１５９，２５０），其通过所说 衬底电耦合到所说电路元件（２４，１２４）。

【技术特征摘要】
US 1998-10-7 09/1683101.一种集成电路组件，包括半导体衬底(20，120，220)；形成于所说半导体衬底(20，120，220)中的电路元件(24，124)；及表面安装于所说衬底上的第一电子器件(50-54，150，155-159，250)，其通过所说衬底电耦合到所说电路元件(24，124)。2.如权利要求1的组件，其中所说第一电子器件是包括电感(259)、电阻器(250)和电容器(50-54，150，155-159，250)的一组电子器件中的一个。3.如权利要求1的组件，其中所说第一电子器件是EMI抑制器件(50-54，150，155-159，250)。4.如权利要求1的组件，其中所说衬底包括向着所说衬底的一个表面设置的再分布层(30，130，230)，所说第一电子器件设置于所说再分布层上。5.如权利要求1的组件，其中所说第一电子器件直接片式贴装到所说衬底上。6.如权利要求1的组件，其中所说衬底还包括不接地...

【专利技术属性】
技术研发人员：JD布莱索，PA麦金莱，DI克洛夫特，
申请(专利权)人：艾加伦特技术公司公司，
类型：发明
国别省市：US[美国]