在半导体器件内连接各部分的方法技术

在半导体衬底内制作掩埋注入层的方法利用具有界定了注入区域的渐薄边缘的掩膜，其中掩埋注入层包括延伸到衬底表面的渐薄边缘部分。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体器件的制作，具体地讲，涉及采用一种导电类型掩埋区的器件，通常利用由上表面延伸到掩埋区的相同导电类型区域制作由上表面到该掩埋区的低阻抗连接。在现有的半导体器件中，通常需要利用由半导体区域的上表面延伸到掩埋层的连接区或触点，在导电类型相反的半导体区域中连接一种导电类型的掩埋层。这种结构的一个实例是由硅晶片的上表面延伸到晶片体内部的一种导电类型的浴缸形区域的结构，该晶片体具有相反的导电类型。缸形区域的相对平坦的部分或基本部分可以视为缸形区域的掩埋层和侧边或外围，作为连接部分或触点，它们由掩埋基层延伸到晶片的上表面。在技术的现有状态下，在这种晶片中，掩埋层常常是通过注入高能离子制作的，高能离子穿透晶片表面，并大量地滞留下来，在相对较深的晶片内部形成掩埋层。在经适当的退火之后，这些离子就形成导电类型由注入离子类型确定的掩埋层。然后，在这种情况下，到晶片表面的连接部分通常由一系列类型与掩埋层相同的离子注入制作，但由于对掩埋层外围的掩膜而局域化，并连续地以较低的能量形成较浅的注入区域。该技术的缺点是需要多次能量不同的注入，为形成掩埋层的深注入所用的掩膜和为形成连接区域的低能注入所用的掩膜必需不同。由此，需要两个掩膜。此外，该技术通常需要连接区域占据大量的表面积，这在需要增大晶片上的元件密度时是一个缺点。本专利技术提供只利用单个掩膜就可基本实现相同掺杂结构的简化技术。计算机模拟技术已经发现，通过适当地渐薄光刻胶材料制成的掩膜的边缘，利用单个掩膜和单次高能注入就可以基本上获得所需的完整缸形结构，其中的掩膜用于限定形成掩埋层的离子注入。具体地讲，通过适当地渐薄掩膜的边缘，在掩膜渐薄区域下面的晶片区域中可以形成一定的注入离子浓度，经过适当的退火，该离子浓度将形成渐薄的、导电类型特性与注入离子相同的连续区域，并由晶片的上表面延伸到深处的掩埋层。由本方法的一个方面可以看出，本专利技术涉及在一种导电类型的半导体区域中制作导电类型相反的掩埋层的方法，其中通过具有界定了开口的渐薄边缘的注入掩膜中的开口，向该区域注入导电类型相反的离子束，这样注入层包括与掩膜的渐薄边缘对应的渐薄部分，使掩埋层至少部分地连续延伸到上表面。由本方法的另一个方面可以看出，本专利技术涉及在一种导电类型的半导体区域中制作同导电类型、但杂质浓度更高的掩埋层，通过具有界定了开口的渐薄边缘的注入掩膜中的开口，向该区域注入相同导电类型的离子束，这样注入层包括与掩膜的渐薄边缘对应的渐薄部分，使该层至少部分地连续延伸到上表面。由工艺方面的一个产品可以看出，本专利技术涉及一种导电类型的半导体区域，在该区域中形成有导电类型相反的掩埋层，掩埋层具有延伸到半导体区域的上表面的渐薄部分，掩埋层是通过具有渐薄的、且界定了开口的边缘的掩膜中的开口利用导电类型相反的杂质离子注入制作的。由工艺方面的另一个产品看出，本专利技术涉及一种导电类型的半导体区域，在该区域中形成有相同导电类型的掩埋层，但杂质浓度更高，掩埋层具有延伸到半导体区域的上表面的渐薄部分，掩埋层是通过具有渐薄的、且界定了开口的边缘的掩膜中的开口利用相同导电类型的杂质离子注入制作的。通过下面结合附图进行的详细描述可以更好地理解本专利技术。附图说明图1-3示例了在导电类型相反的单晶硅区域中制作一种导电类型的缸形区域的本专利技术示例性实施方案中晶片所处的不同阶段。图1示出一种导电类型的，例如p-型，单晶硅区域10的剖面图，其中将制作一个n-型缸形区域，该区域包括相对较深的平坦基部分和由掩埋基部分连续延伸到上表面的渐薄边缘(外围)部分。硅区域10可以是任何适当衬底上的p-型硅晶片或p-型硅层的一部分。类似地，通过适当地选择注入离子，可以在n-型区域中制作p-型导电的掩埋层。类似地，可以制作杂质浓度比制作该层的p-型区域更高的p-型导电类型的掩埋层，或制作杂质浓度比制作该层的n-型区域更高的n-型导电类型的掩埋层。为了实现这些目的，首先在硅区域10的上表面11上制作惯用的薄牺牲氧化层12，该氧化层主要用于防止硅表面受到待注入的高能离子的损伤。在某些情况下，可以略去该层。然后，在覆盖氧化物的上表面12上淀积适于用来局域化所需注入的材料层14。通常，该层是适当的光刻胶。然后，利用标准光刻工艺对光刻胶层14图形化，使覆盖氧化物的衬底的中央区域15完全暴露出来，该区域对应于由外围区域15A环绕的注入区域的所需掩埋平坦部分。掩膜14的边缘14A是渐薄的，如图2所示。然后，如图3所示，硅区域10暴露在离子束18下，将施主型离子注入硅区域10。离子束的加速电压应保证在完全暴露的中央区域15中，注入离子可以穿透的深度基本上对应于注入层19的平坦部分19A所需的深度。在注入离子的能量中，正常扩散通常将产生基部分19A的厚度。另外，不改变掩膜，调整加速电压就可以为注入基部分19A提供所需的厚度。在外围区域15A中，其中注入离子打击渐薄的掩膜边缘14A，并逐渐失去能量，最终注入区域19B的深度的特征在于形成从基部分19B延伸到半导体区域10的上表面11的连续区域的相同的渐薄边缘，如图3所示。然后，以普通的方式加热硅，以便对高能离子造成的硅损伤进行退火并将注入离子由间隙位置移到适当的晶格位置，注入离子在适当的晶格位置上将有效地转换为n-型导电。这使得注入区变为n-型。如果硅区域10是n-型导电，那么所制作的掩埋层19是p-型导电。利用p-型导电的硅区域，所制作的掩埋层19可以是杂质浓度比p-型硅区域10更高的p-型导电。利用n-型导电的硅区域，所制作的掩埋层19可以是杂质浓度比n-型硅区域10更高的n-型导电。此外，还可以得知，本专利技术还可以扩展到除硅之外的其它半导体，例如锗或化合物半导体。还可以得知，注入区域的`几何形状可以按照需要通过适当地改变用于局限注入的掩膜中的开口的形状而改变。类似地，还可以得知，延伸到上表面的注入区域的渐薄部分不需要环绕注入区域的深平面部分的所有外围，而是可以通过适当地渐薄部分掩膜边缘而局限在外围的一部分中。本文档来自技高网...

【技术保护点】
在一种导电类型的半导体区域中制作至少部分地连续延伸到上表面的导电类型相反的掩埋层的方法，通过具有界定了开口的渐薄边缘的注入掩膜中的开口，向该区域注入导电类型相反的离子束，使得注入层包括与掩膜的渐薄边缘相对应的渐薄部分。

【技术特征摘要】
US 1999-3-3 09/2615271.在一种导电类型的半导体区域中制作至少部分地连续延伸到上表面的导电类型相反的掩埋层的方法，通过具有界定了开口的渐薄边缘的注入掩膜中的开口，向该区域注入导电类型相反的离子束，使得注入层包括与掩膜的渐薄边缘相对应的渐薄部分。2.权利要求1方法，用于通过渐薄掩膜中的开口的所有外围来在半导体区域中制作导电类型相反的缸形层。3.权利要求1的方法，其中离子注入是在基本恒定的加速电压下完成的。4.权利要求1的方法，其中离子注入是利用同一掩膜、在一定的加速电压范围内完成的，以便为注入层提供附加厚度。5.权利要求1的方法，其中半导体区域是单晶硅衬底的一部分。6.权利要求1的方法，其中注入区域包括在其上表面的氧化硅牺牲层，以便防止...

【专利技术属性】
技术研发人员：RF拉蒂乌斯，A希克，
申请(专利权)人：因芬尼昂技术北美公司，
类型：发明
国别省市：US[美国]