使用对一个晶体管尺寸设定了多个折叠段数的折叠模型，以使晶体管的尺寸及折叠段数最优化。在所述折叠模型中，若将晶体管尺寸Ｗ的下限值定为Ｗ０，配置区域的高度定为Ｈ０，便能在满足：Ｗ／Ｈ０≤Ｎ≤Ｗ／Ｗ０的范围内，任意地设定折叠段数Ｎ。通过使用该折叠模型而在满足所给出的设计要求的范围内，将晶体管的尺寸和折叠段数一起最优化，就能设计成在面积及性能等方面更优良的集成电路。（*该技术在2020年保护过期，可自由使用*）
【技术实现步骤摘要】
本专利技术涉及一种在集成电路的设计中，用以使晶体管最优化的技术。为了开发性能及集成度均高的集成电路，构成该集成电路的各程序库单元必须在性能和面积上得到最优化。特别是，晶体管的负载电容、驱动能力、面积等对程序库单元的性能及面积的影响很大，因而，其最优化技术的重要性日益增加。在以往的晶体管最优化方法中，一种是使用以固定电阻来将晶体管模型化，其扩散电容及面积与晶体管的尺寸成比例的模型的方法(″TILOSA posynomial[sic]programming approach to transistor sizing(决定晶体管尺寸的多项式编程方法)″J.P.Fishburn等人，国际计算机辅助设计讨论会报，1985年，第326~328页)；另一种是使用更正确的非线性晶体管动作模型来谋求高精度化的方法(″AesopA tool forautomate transistor sizing(自动决定晶体管尺寸的手段)″设计自动化讨论会报，1985年，第114～120页)。在实际的布局中，晶体管的尺寸比配置区域高度大时，这样配置将该晶体管分割为多个晶体管而将它们并联连接，使它们共有扩散区域。一般称此为″晶体管的折叠″，又，将此时的分割数称为折叠段数。晶体管的面积及扩散电容受该折叠的影响。然而，在以往的晶体管最优化方法中，仅以晶体管的尺寸作最优化的对象，并不考虑到折叠。而且，在设计布局时，不考虑到性能，仅根据已决定的晶体管尺寸来决定折叠段数。本专利技术是鉴于以上问题而想出来的。其目的在于提供一种晶体管最优化方法，其中能一并使晶体管的尺寸和折叠段数最优化。为达到上述目的，本专利技术所采用的晶体管最优化方法为在集成电路的设计中，使构成该集成电路的晶体管最优化的方法，其中使用对一个晶体管尺寸设定了多个折叠段数的折叠模型，而在满足所给出的设计要求的范围内，使晶体管的尺寸及折叠段数最优化。按照上述方法，因使用对一个晶体管尺寸设定了多个折叠段数的折叠模型，而在满足所给定的设计要求的范围内，晶体管的尺寸及折叠段数一并得以最优化，故能够设计在面积及性能方面更为优异的集成电路。在上述本专利技术的晶体管最优化方法中，设定晶体管的面积的上限值来作设计上的条件，在面积不超过所述上限值的范围内，延迟达到最小的尺寸及折叠段数的组合决定为最佳的组合。还有，在上述本专利技术的晶体管最优化方法中，折叠模型是根据晶体管尺寸的下限值及晶体管的配置区域的高度来设定折叠段数的。本专利技术所采用的另一晶体管最优化方法是在集成电路的设计中，使构成该集成电路的晶体管最优化的方法，其中包括对各晶体管，求出至少改变尺寸及折叠段数中之一时的性能改善度的第一步骤；和根据所求得的性能改善度来选择要进行的晶体管变更的种类，再实行所选择的那一种类的晶体管变更的第二步骤。通过重复进行所述第一及第二步骤，以决定各晶体管的尺寸及折叠段数。在上述本专利技术另一的晶体管最优化方法的第二步骤中，作为晶体管变更的种类，选择变更对象的晶体管和至少在该变更对象的晶体管的尺寸及折叠段数中之一。在上述本专利技术另一的晶体管最优化方法的第二步骤中，选择能得到最大性能改善度的晶体管变更的种类。并且，在上述本专利技术另一的晶体管最优化方法的第一步骤中，对一个晶体管计算在同一个折叠段数中稍微改变尺寸时的性能改善度和改变折叠段数时的性能改善度。再就是，本专利技术所采用的又一晶体管最优化方法是在集成电路的设计中，使构成该集成电路的晶体管最优化的方法，其中包括对一个晶体管求出每一个折叠段数下的延迟和面积间的相关曲线的步骤；根据所求得的多条相关曲线和相关曲线所共有的切线，来画出一条假想的最优化相关曲线的步骤；以及按照所述最优化相关曲线，使所述一个晶体管的尺寸及折叠段数最优化的步骤。本专利技术的集成电路的布局设计方法包括根据表示集成电路的网络清单，并以所述集成电路的性能及面积作指标，将每个晶体管的最佳尺寸及折叠段数同时决定下来的步骤；和按照所决定的尺寸及折叠段数来配置各晶体管，以生成所述集成电路的布局的步骤。本专利技术的晶体管最优化装置是在集成电路的设计中，使构成该集成电路的晶体管最优化的装置，其中使用对一个晶体管尺寸设定了多个折叠段数的折叠模型，在满足所给出的设计要求的范围内，使晶体管的尺寸及折叠段数最优化。本专利技术的记录媒体是记录了在集成电路的设计中，令计算机使构成该集成电路的晶体管最优化的程序的记录媒体，其中所述程序包括使用对一个晶体管尺寸设定了多个折叠段数的折叠模型，在满足所给出的设计要求的范围内，使晶体管的尺寸及折叠段数最优化的步骤。本专利技术的集成电路的布局设计装置包括根据表示集成电路的网络清单，并以所述集成电路的性能及面积作指标，将每个晶体管的最佳尺寸及折叠段数同时决定下来的手段；和按照所决定的尺寸及折叠段数来配置各晶体管，以生成所述集成电路的布局的手段。又，本专利技术的另一记录媒体是记录了使计算机执行集成电路的布局设计的程序的记录媒体，其中所述程序包括根据表示集成电路的网络清单，并以所述集成电路的性能及面积作指标，将每个晶体管的最佳尺寸及折叠段数同时决定下来的步骤；和按照所决定的尺寸及折叠段数来配置各晶体管，以生成所述集成电路的布局的步骤。还有，本专利技术的集成电路包括按照上述第一个晶体管最优化方法，尺寸及折叠段数得以最优化的晶体管。下面，简要说明附图。附图说明图1是本专利技术的一实施例所涉及的程序库设计流程图。图2是表示本专利技术的一实施例所涉及的晶体管的折叠模型的图。图3是表示根据图2的折叠模型求得的延迟及面积模型的图，它示出了晶体管尺寸W及折叠段数N和面积A的关系。图4是表示根据图2的折叠模型求得的延迟及面积模型的图，它示出了晶体管尺寸W及折叠段数N和延迟D的关系。图5是表示晶体管的面积和延迟的相关性的曲线图。图6是按照本专利技术的一实施例所得到的集成电路的一布局例。符号说明W-晶体管尺寸；W0-晶体管尺寸的下限值；H0-配置区域高度；N-折叠段数；A-晶体管的面积；D-延迟；11-晶体管。下面，参照附图对本专利技术的一个实施例进行说明。图1是本专利技术的一实施例所涉及的程序库设计流程图。在本实施例的晶体管最优化步骤S2中，根据设计条件之类的工艺数据11、SPICE(Simulation Program with Integrated Circuit Emphasis用于集成电路校正的模拟程序)等的电路网络清单12以及面积或延迟的目标值和单元高度等的设计规格13，不仅对晶体管尺寸21也对折叠段数22进行最优化。<折叠模型>首先，对本专利技术所涉及的晶体管的折叠模型进行说明。为使被折叠的晶体管满足设计要求，若将在设计条件上所允许的晶体管尺寸的下限值定为W0，晶体管尺寸W和折叠段数N就要满足下式(1)W0≤W/N …(1)。另一方面，若设晶体管的配置区域的高度为H0，为了在该配置区域内配置晶体管，就要满足下式(2)W/H0≤N …(2)。由式(1)、(2)可求得下式W/H0≤N≤W/W0 …(3)。本专利技术的特征为只要在满足式(3)的范围内，可任意地设定晶体管的折叠段数N。图2是表示本专利技术所涉及的晶体管的折叠模型的图表。该图表示出了晶体管尺寸W和能对各尺寸W设定的折叠段数N的关系。由图2可知，以前，当晶体管尺寸W和配置区域高本文档来自技高网...
【技术保护点】
一种晶体管最优化方法，是在集成电路的设计中，使构成该集成电路的晶体管最优化的方法，其中： 使用对一个晶体管尺寸设定了多个折叠段数的折叠模型，在满足所给定的设计要求的范围内，使晶体管的尺寸及折叠段数最优化。
【技术特征摘要】
JP 1999-3-1 052386/19991.一种晶体管最优化方法，是在集成电路的设计中，使构成该集成电路的晶体管最优化的方法，其中使用对一个晶体管尺寸设定了多个折叠段数的折叠模型，在满足所给定的设计要求的范围内，使晶体管的尺寸及折叠段数最优化。2.根据权利要求1所述的晶体管最优化方法，其中设定晶体管的面积的上限值来作设计上的条件，将在面积不超过所述上限值的范围内，延迟达到最小的尺寸及折叠段数的组合，决定为最佳的组合。3.根据权利要求1所述的晶体管最优化方法，其中上述折叠模型是根据晶体管尺寸的下限值及晶体管的配置区域的高度来设定折叠段数的。4.一种晶体管最优化方法，是在集成电路的设计中，使构成该集成电路的晶体管最优化的方法，其中包括对各晶体管，求出至少改变尺寸及折叠段数中之一时的性能改善度的第一步骤；和根据所求得的性能改善度，选择要进行的晶体管变更的种类，再实行所选择的那一种类的晶体管变更的第二步骤，重复进行所述第一及第二步骤，以决定各晶体管的尺寸及折叠段数。5.根据权利要求4所述的晶体管最优化方法，其中在所述第二步骤中，作为晶体管变更的种类，选择变更对象的晶体管和至少在该变更对象的晶体管的尺寸及折叠段数中之一。6.根据权利要求4所述的晶体管最优化方法，其中在所述第二步骤中，选择能得到最大性能改善度的晶体管变更的种类。7.根据权利要求4所述的晶体管最优化方法，其中在所述第一步骤中，对一个晶体管计算在同一个折叠段数中稍微改变尺寸时的性能改善度和改变折叠段数时的性能改善度。8.一种晶体管最优化方法，是在集成电路的设计中，使构成该集成电路的晶体管最优化的方法，其中包括对一个晶体管求出每一个折...
【专利技术属性】
技术研发人员：田中正和，福井正博，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。