一种提高NORFlash数据读写可靠性的方法、装置及其应用制造方法及图纸

本发明专利技术涉及存储器技术领域，公开了一种提高NOR Flash数据读写可靠性的方法、装置及其应用，所述方法包括匹配物理块阵列增设异常指示模块，在对选定的擦除区块依次执行擦除、过擦除修复、弱写入及验证操作时，同步对指示存储单元执行同等操作并继续执行写入和写入验证操作，在NOR Flash重新上电时，执行对各异常指示模块的验证操作，并根据验证结构执行相应操作；本发明专利技术可以有效解决在执行擦除过程中意外掉电后，重新上电读取数据时由于存在过擦除存储单元而使同一物理块中位线有漏电导致存储单元数据读错的问题，有效提高Flash数据读取的可靠性。取的可靠性。取的可靠性。

【技术实现步骤摘要】
一种提高NOR Flash数据读写可靠性的方法、装置及其应用


[0001]本专利技术涉及存储器
，具体涉及一种提高NOR Flash数据读写可靠性的方法、装置及其应用。

技术介绍

[0002]随着半导体技术的发展，闪存作为一种非易失性存储器得到了广泛应用。闪存在传统的MOS晶体管结构基础上增加了浮栅和遂穿氧化层，利用浮栅来存储电荷从而实现了存储内容的非易失性。
[0003]NOR FLASH作为一种非易失性闪存芯片，其擦除流程是先将目标擦除块内的所有位都预写为0，再对该目标擦除块进行擦除操作。待擦除完成后再进行过擦除修复、弱写入及验证和弱块修复等操作。这一系列操作形成一个完整的擦除流程，该过程如图1所示。图1为现有的擦除流程示意图，但是在实际应用过程中，很可能会在擦除的过程中遇到掉电的问题，这样就无法完成一个完整的擦除流程。为了加快擦除步骤的过程，一般都会施加较强的擦除条件来进行擦除操作，倘若该掉电发生在完成对目标块的擦除后需进行过擦除修复前这一阶段，如图1所示断电处，会使NOR FLASH再次上电后的读操作，因为有过擦除存储单元的存在而使BL(bit line，位线)漏电，对于同一BL的其他存储单元会发生将数据0错误读成数据1，因此亟需改进。

技术实现思路

[0004]针对现有技术的不足，本专利技术提供一种提高NOR Flash数据读写可靠性的方法、装置及其应用，有效解决在执行擦除过程中意外掉电后，可能出现的存储单元数据读错的问题，有效提高Flash数据读取的可靠性。
[0005]本专利技术解决技术问题采用如下技术方案：
[0006]本专利技术提供一种提高NOR Flash数据读写可靠性的方法，包括：
[0007]匹配NOR Flash存储区域中的每一个物理块阵列增设异常指示模块，所述异常指示模块包括一额外位线以及与该额外位线相连的若干指示存储单元；
[0008]在对选定的擦除区块依次执行擦除、过擦除修复、弱写入及验证操作时，同步对异常指示模块中与该选定的擦除区块匹配连接的指示存储单元执行同等操作；
[0009]对上述指示存储单元继续执行写入和写入验证操作；
[0010]在NOR Flash重新上电时，执行对各异常指示模块的验证操作：
[0011]若通过验证，则完成上电步骤并正常接收后续指令，否则：
[0012]对未通过的异常指示模块所属物理块阵列执行过擦除修复、弱写入及验证操作后，完成上电步骤并正常接收后续指令。
[0013]优选地，所述额外位线和指示存储单元按照匹配的物理块阵列中的位线和存储单元等同配置连接。
[0014]优选地，所述对上述指示存储单元继续执行写入和写入验证操作具体为：
[0015]对指示存储单元编程写为全0，并确认指示存储单元阈值电压大于标准阈值电压。
[0016]优选地，所述执行对各异常指示模块的验证操作具体为：
[0017]判断指示存储单元阈值电压是否大于标准阈值电压，是则通过验证，否则验证不通过。
[0018]优选地，所述擦除操作通过福勒
‑
诺德海姆隧道对选定擦除区块进行擦除操作，具体包括：
[0019]对选定擦除区块中的所有字线施加
‑
8—
‑
10V的电压，同时对该物理块阵列的P
‑
Well施加8—10V的电压。
[0020]本专利技术还提供一种提高NOR Flash数据读写可靠性的装置，包括NOR Flash存储电路，所述NOR Flash存储电路包括若干物理块阵列，所述物理块阵列匹配设置有异常指示模块，所述异常指示模块包括一额外位线以及与该额外位线相连的若干指示存储单元，所述额外位线和指示存储单元按照匹配的物理块阵列中的位线和存储单元等同配置连接。
[0021]优选地，所述异常指示模块与物理块阵列匹配设置并配置成执行如下操作：
[0022]在对选定的擦除区块依次执行擦除、过擦除修复、弱写入及验证操作时，同步对异常指示模块中与该选定的擦除区块匹配连接的指示存储单元执行同等操作；
[0023]对上述指示存储单元继续执行写入和写入验证操作，具体为：
[0024]对指示存储单元编程写为全0，并确认指示存储单元阈值电压大于标准阈值电压在NOR Flash重新上电时，执行对各异常指示模块的验证操作，具体为：
[0025]判断指示存储单元阈值电压是否大于标准阈值电压；
[0026]是则通过验证，完成上电步骤并正常接收后续指令，否则：
[0027]对未通过的异常指示模块所属物理块阵列执行过擦除修复、弱写入及验证操作后，完成上电步骤并正常接收后续指令。
[0028]本专利技术还提供一种Nor闪存电路，包括采用如前述的提高NOR Flash数据读写可靠性的装置，所述装置被设置为按照预设程序执行包括如前述的提高NOR Flash数据读写可靠性的方法。
[0029]本专利技术还提供一种芯片，包括如前述的Nor闪存电路。
[0030]本专利技术还提供一种电子装置，包括如前述的芯片。
[0031]与现有技术相比，本专利技术具有如下的有益效果：
[0032]本专利技术的一种提高NOR Flash数据读写可靠性的方法可以有效解决在执行擦除过程中意外掉电后、重新上电读取数据时由于存在过擦除存储单元而使同一物理块中BL有漏电导致存储单元数据读错的问题，有效提高Flash数据可靠性；
[0033]本专利技术的一种提高NOR Flash数据读写可靠性的方法依靠现有的物理块阵列，匹配设置的异常指示模块，其结构简单，与现有电路匹配性好，整体验证操作运行快捷，基本未增加整体电路的面积和复杂度以及电路功耗，能够保证整体存储读写的正确性以及高效性，具有广泛的应用前景。
[0034]关于本专利技术相对于现有技术，其他突出的实质性特点和显著的进步在实施例部分进一步详细介绍。
附图说明
[0035]通过阅读参照以下附图对非限制性实施例所作的详细描述，本专利技术的其它特征、目的和优点将会变得更明显：
[0036]图1为现有的擦除流程图；
[0037]图2为本实施例中异常指示模块和物理块阵列的结构示意图；
[0038]图3为本实施例中重新上电时对各异常指示模块执行验证操作流程图；
[0039]图4为过擦除后存储单元阈值电压分布图；
[0040]图5为过擦除修复、弱写入后存储单元阈值电压分布图；
[0041]图6为本实施例的擦除流程图。
具体实施方式
[0042]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0043]需要说明的是，在说明书及权利要求书当中使用了某些名称来指称特定组件。应当本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种提高NOR Flash数据读写可靠性的方法，其特征在于，包括：匹配NOR Flash存储区域中的每一个物理块阵列增设异常指示模块，所述异常指示模块包括一额外位线以及与该额外位线相连的若干指示存储单元；在对选定的擦除区块依次执行擦除、过擦除修复、弱写入及验证操作时，同步对异常指示模块中与该选定的擦除区块匹配连接的指示存储单元执行同等操作；对上述指示存储单元继续执行写入和写入验证操作；在NOR Flash重新上电时，执行对各异常指示模块的验证操作：若通过验证，则完成上电步骤并正常接收后续指令，否则：对未通过的异常指示模块所属物理块阵列执行过擦除修复、弱写入及验证操作后，完成上电步骤并正常接收后续指令。2.根据权利要求1所述的一种提高NOR Flash数据读写可靠性的方法，其特征在于，所述额外位线和指示存储单元按照匹配的物理块阵列中的位线和存储单元等同配置连接。3.根据权利要求1所述的一种提高NOR Flash数据读写可靠性的方法，其特征在于，所述对上述指示存储单元继续执行写入和写入验证操作具体为：对指示存储单元编程写为全0，并确认指示存储单元阈值电压大于标准阈值电压。4.根据权利要求1所述的一种提高NOR Flash数据读写可靠性的方法，其特征在于，所述执行对各异常指示模块的验证操作具体为：判断指示存储单元阈值电压是否大于标准阈值电压，是则通过验证，否则验证不通过。5.根据权利要求1所述的一种提高NOR Flash数据读写可靠性的方法，其特征在于，所述擦除操作通过福勒
‑
诺德海姆隧道对选定擦除区块进行擦除操作，具体包括：对选定擦除区块中的所有字线施加
‑
8—
‑
10V的电压，同时对该物理块阵列的P...

【专利技术属性】
技术研发人员：周瑞，任军，盛荣华，吕向东，
申请(专利权)人：恒烁半导体合肥股份有限公司，
类型：发明
国别省市：