动态随机存取存储器制造技术

一种方法包括在半导体本体中形成沟槽电容。凹槽形成在电容的上面部分中。第一材料淀积在侧壁上和凹槽的底部上。第二材料淀积在第一材料上。掩膜提供在第二材料上。有选择地去掉部分的第二材料部分同时保留第一材料。有选择地去掉第一材料的暴露部分和半导体本体的下面部分。在半导体本体的去掉部分中形成绝缘区。在暴露的下面部分的半导体本体上刻蚀以形成浅沟槽。绝缘材料形成在浅沟槽中。这种方法允许较大的掩膜不对准裕度。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体，尤其涉及动态随机存取存储器(DRAM)。正如本领域公知，DRAM由存储单元构成，具有二个主要元件存储电容和用于使能传输到和从该电容传输出电荷的晶体管。在沟槽型DRAM中，该电容位于在半导体衬底中刻蚀的深沟槽中。尤其是，沟槽具有导电材料，其提供电容的第一电极(即有时称作存储节点)。沟槽在其壁上具有介质，其提供该电容的介质。衬底中的掺杂区提供电容的第二电极。通过形成在半导体中在导电区上部和衬底中形成的埋置带之间的耦合区域，第一电极被耦合到单元晶体管的源极/漏极区之一上。传统DRAM阵列组织成使多个存储单元尽可能彼此相互靠近布置。为了适当地工作，一个单元的晶体管与相邻单元的晶体管电隔离是必须的。这些晶体管形成在半导体衬底的有源区中。这些有源区是由掩膜和刻蚀工艺限定的。一种这种工艺有时称作为浅沟槽绝缘(STI)。尤其是，正如名称为“Nitride Cap Formation in DRAM Capacitors”的美国专利US5,717,628(1998年2月10日授予)中所说明的，在形成沟槽电容之后，垂直区被刻蚀在电激活的硅衬底中并用氧化物填充。垂直区的这个刻蚀典型地是使用掩膜完成的，其一定要与沟槽电容适当地对准。确切地说，随着掩膜变得更靠近晶体管区布置，耦合区的电阻增加；而如果膜变得距单元晶体管区较远布置，则二个相邻单元有源区电连接一个电容的可能性增加了。根据本专利技术提供的方法包括在半导体本体中形成沟槽电容。在电容上部形成有凹槽，这种凹槽在半导体本体中具有侧壁。第一材料淀积在凹槽的侧壁上和底部上。第二材料淀积在第一材料上。掩膜提供在第二材料上，这种掩膜具有覆盖所述凹槽底部之一个部分的掩膜区；以及在所述凹槽底部的另一部分上和在一部分所述凹槽侧壁上的窗口，以暴露下面部分的第二材料。移去暴露的下面部分的第二材料部分，同时留下了第一材料的基本上未刻蚀暴露的下面部分。移去第一材料的暴露部分和半导体本体的下面部分。在半导体本体的移去部分中形成了绝缘区。借助这种方法，在通过耦合区电连接到单元晶体管之电容的存储节点中的耦合区的长度以及电阻不进行对应改变的情况下，允许有效大的掩膜不对准裕度。而且，在形成电绝缘有源区的同时允许有较大的掩膜不对准裕度。根据本专利技术的一个实施例，掩膜提供在第二材料上，具有覆盖一部分所述凹槽侧壁和一部分所述凹槽底部的掩膜区，以及具有布置在所述凹槽侧壁的相反部分和所述凹槽底部的相反部分上的窗口，用以暴露第二材料的下面部分。根据本专利技术的另一实施例，刻蚀被提供在半导体本体的暴露下面部分中以在半导体本体中形成浅沟槽，并且，绝缘材料形成在浅沟槽中以形成浅沟槽绝缘区。当参考附图结合对下面的详细说明时将更清楚本专利技术的上述和其它特征以及本专利技术本身。附图说明图1是根据本专利技术制做的DRAM单元的剖面略图；图1A是图1的DRAM单元的示意图；图2是一部分半导体本体的平面图，其具有在其中形成的沟槽电容；图3是一部分半导体本体的剖面视图，其具有在其中形成的沟槽电容，该剖面是沿图2中3-3线所做的剖面；图4是一部分半导体本体的剖面视图，其具有在其中形成的沟槽电容，其是在根据本专利技术工艺的一个阶段上在这种电容的上部形成了凹槽之后所做的剖面图；图5是根据本专利技术在图4凹槽形成之后和掩膜相对于沟槽电容对准之后一部分半导体本体的平面图；图5A-10A是在图5掩膜如图5所示布置之后在图1单元制造的各种阶段具有在其中形成的沟槽电容之该部分半导体本体的剖面视图，图5A的剖面是沿图5的5A-5A线做的剖面；图5A′-8A′是在图5掩膜如图5所示布置之后在图1单元制造的各个阶段具有在其中形成的沟槽电容之该部分半导体本体的剖面视图，图5A′的剖面对应于图5A-8A的剖面，具有稍微朝着图5A所示位置左边不对准的图5掩膜；图5B-9B是在图5掩膜如图5所示布置之后在图1单元制造的各个阶段具有在其中形成的沟槽电容之该部分半导体本体的剖面视图，图5A的剖面是沿图5的5B-5B线做的剖面；图5B′-9B′是在图5掩膜如图5所示布置之后在图1单元制造的各种阶段具有在其中形成的沟槽电容之该部分半导体本体的剖面视图，图5A′的剖面对应于图5A-8A的剖面，具有稍微对着图5B所示位置顶部不对准的图5掩膜。现在参考图1和1A，其示出在这里为硅本体16之半导体中相同DRAM单元8之阵列的一个示例性例子。这种示例性DRAM单元8(图1A)具有电连接到沟槽电容10的部分垂直MOS管9，MOS管9和电容10形成在半导体本体16的电绝缘有源区11中。MOS管9的源极S(这里为N+掺杂区)电连接到位线17，MOS管9的漏极D通过导电埋置带区22电连接到电容10的一个电极24。在晶体管9的源极S和漏极D之间载流子的流动是通过栅沟道的，这种载流子流动是由这里为字线的栅电极控制的，正如所示。字线是通过绝缘帽19与位线电绝缘的。注意，栅电极包括掺杂的多晶硅区20和提供字线的金属导体21。而且，掺杂的多晶区20是通过介质23与电容电极24电绝缘的。电容10的第二电极是由N+区25提供的，其通过绝缘体14与电极24绝缘。特别是，电容10电极24的第一上部13(即掺杂区13)是通过半导体本体16中埋置的导电带22电耦合到晶体管9的N+漏极区D，并且该电容10相对的第二上部靠近定义了一部分具有单元8晶体管9之有源区11的绝缘区28。刻蚀到单晶P型掺杂硅衬底16中的沟槽电容10具有如所示的传统氧化物轴环18。沟槽12的下面部分或平面在这里用N+掺杂多晶硅(即多晶硅)材料12填充，以提供电容10的第一电极24，并且通过绝缘节点介质阻挡层即绝缘体14其与埋置N+区第二电极25电隔离。电容10存储节点24典型地由高掺杂N+多晶硅形成，并且通过自对准埋置带22连接到晶体管9的漏极区D。浅沟槽绝缘(STI)区28使该单元8与阵列中相邻单元隔离开。因此，总之，DRAM单元8的阵列在半导体本体16中提供。这种单元的每一个具有半导体本体16之对应电绝缘有源区11中的晶体管9和布置在这种半导体本体16之沟槽12中的电容10。电容10之第一上面部分即耦合区13(即存储节点24)通过半导体本体16中的埋置带22电耦合到晶体管9的源极S/漏极D区之一，并且这种电容10之相反的第二上面部分布置在靠近定义其中具有这种单元8之晶体管9的一部分有源区11的STI绝缘区28。电容的第二电极由N+电极区25提供。字线通过绝缘体23与漏极D，耦合区23和掺杂多晶硅隔离。现在参考图2到5，5A到10A，5A′到8A′，5B到9B和5A′到9B′，用与图1中的相同标记来指定类似的元件和材料，以此说明形成单元8的方法。诸如图1中说明的沟槽电容阵列形成在半导体本体16中，如用于示例一个电容10的图2和3中所示。电容10的每一个包括在其下面侧壁部分上的绝缘体14以及布置在沟槽12中的导电材料24(即存储节点)。下面部分的导电材料24，这里为掺杂多晶硅，被布置在绝缘体14上，而上面部分的导电材料24则布置在半导体本体16上。导电材料24扩展到本体16的表面。注意，氮化硅层32(即填充氮化物)处在半导体本体16上，正如所说明的，并且在这里掺杂多晶硅材料24扩展到氮化硅层32的上部表面，如2和3中所示。接着，参考本文档来自技高网...

【技术保护点】
一种方法，包括：（ａ）形成在半导体本体中的沟槽电容；（ｂ）形成在电容上面部分的凹槽，这种凹槽具有在半导体本体中的侧壁；（ｃ）在凹槽的侧壁上和底部上淀积第一材料；（ｄ）在第一材料上淀积第二材料；（ｅ）在第二材料上提供掩膜，这种掩膜具有：覆盖所述凹槽底部的一个部分的掩膜区；和在一部分所述凹槽侧壁和另一部分所述凹槽底部上的窗口，以暴露出下面的第二材料部分；（ｆ）有选择地部分去掉暴露的下面的第二材料部分，同时保留基本上未刻蚀暴露出的下面的第一材料部分；（ｇ）有选择地去掉暴露部分的第一材料和下面部分的半导体本体；（ｈ）在移去部分的半导体本体中形成绝缘区。

【技术特征摘要】
US 1999-3-24 09/2753371.一种方法，包括(a)形成在半导体本体中的沟槽电容；(b)形成在电容上面部分的凹槽，这种凹槽具有在半导体本体中的侧壁；(c)在凹槽的侧壁上和底部上淀积第一材料；(d)在第一材料上淀积第二材料；(e)在第二材料上提供掩膜，这种掩膜具有覆盖所述凹槽底部的一个部分的掩膜区；和在一部分所述凹槽侧壁和另一部分所述凹槽底部上的窗口，以暴露出下面的第二材料部分；(f)有选择地部分去掉暴露的下面的第二材料部分，同时保留基本上未刻蚀暴露出的下面的第一材料部分；(g)有选择地去掉暴露部分的第一材料和下面部分的半导体本体；(h)在移去部分的半导体本体中形成绝缘区。2.根据权利要求1的方法，其中掩膜包括在第二材料上提供的掩膜具有覆盖一部分所述凹槽侧壁和一部分所述凹槽底部的掩膜区和布置在所述凹槽侧壁的相对部分和所述凹槽底部上的相对部分用以暴露出下面部分的第二材料的窗口。3.根据权利要求1的方法，其中在移去部分的半导体本体中形成绝缘区包括刻蚀露出的下面部分的半导体本体以在半导体本体中形成浅沟槽；和在浅沟槽中形成绝缘材料以形成浅沟槽绝缘区。4.一种方法，包括(a)形成电容，其在半导体本体的沟槽中具有导电材料；(b)在导电材料的上面部分中形成凹槽，这种凹槽具有在半导体本体中的侧壁；(c)将第一材料淀积在半导体本体的表面上和在凹槽的侧壁和底部上，这种第一材料未填满这种凹槽；(d)在第一材料上淀积第二材料，这种第二材料填充该未填满的凹槽；(e)在第二材料上形成掩膜，这种掩膜具有在其中的开孔，该掩膜掩盖一部分所述凹槽侧壁和一部分所述凹槽底部，该开孔被布置在所述凹槽侧壁的相对部分和所述凹槽底部的相对部分上以暴露出下面部分的第二材料；(f)有选择地去掉暴露的下面部分的第二材料部分，同时保留基本上未刻蚀的暴露出的下面部分的第一材料；(g)有选择地去掉暴露部分的第一材料，暴露出下面部分的半导体本体；(h)在暴露的下面部分的半导体本体中形成绝缘区。5.根据权利要求4的方法，其中绝缘区的形成包括(a)刻蚀暴露的下面部分的半导体本体以在半导体本体中形成浅沟槽；和(b)将绝缘材料形成于浅沟槽中以形成浅沟槽绝缘区。6.一种用于在半导体本体中形成DRAM单元的方法，这种单元具有在半导体本体的有源区中的晶体管，其电连接到布置于这种半导体本体之沟槽中的电容，电容的第一上面部分电耦合到晶体管，这种电容的相对的上面第二部分与有源区电绝缘，包括(a)在半导体本体的沟槽中形成电容，这种电容具有在其下部侧壁部分上的绝缘体；和布置在沟槽中的导电材料，导电材料的下面部分布置在绝缘体上，导电材料的上面部分布置在半导体本体上，这种导电材料扩展到本体的表面；(b)在上部部分的导电材料中形成凹槽，这种凹槽具有在半导体本体表面下面的底部，以...

【专利技术属性】
技术研发人员：U格吕宁，J贝恩特纳，S哈勒，JA曼德尔曼，CJ拉登斯，J维特曼，JJ韦尔泽，
申请(专利权)人：因芬尼昂技术北美公司，国际商业机器公司，
类型：发明
国别省市：US[美国]