半导体集成电路的参考型输入第一级电路制造技术

本发明专利技术提供了一种具有多个输入第一级电路的半导体集成电路，每个第一级电路执行各自的输入信号电平与一参考电压电平的比较，其中为了能允许对每个所述输入第一级电路的不同参考电压中的任何一个的选择，提供了具不同参考电压电平的多个不同参考电压线。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体集成电路及其制造方法，尤其是在半导体集成电路中的参考型输入第一级电路及其制造方法。近年来，对半导体存储器的高速性能方面的改进需求增加。对应于这种需求，已经使用参考型输入的第一级电路代替反相型第一级电路。与反相型第一级电路相比，参考型输入第一级电路能够缩短操作时间1纳秒。附图说明图1是第一常规参考型第一级电路的一示意电路图。该第一常规参考型第一级电路包括第一和第二反相器电路。第一反相器电路包括在高电压线和地线之间的一串联连接的第一晶体管Q31和第三晶体管Q33。第一晶体管Q31连接到高电压线，而第三晶体管Q33与地线连接。第二反相器电路包括在高电压线和地线之间的一串联连接的第二晶体管Q32和第四晶体管Q34。第二晶体管Q32连接到高电压线，而第四晶体管Q34与地线连接。第一常规参考型第一级电路还有一与第三晶体管Q33的栅极连接的参考电压输入端InR3，以及与第四晶体管Q34的栅极连接的一信号输入端In3。第一和第二晶体管Q31和Q32的栅极通过一第一节点相互连接。第一晶体管Q31的栅极通过一第二节点连接到第二晶体管Q32的栅极。第一节点还连接到第二节点。第二和第四晶体管Q32和Q34经一连接到输出端Out3的输出节点相互连接。第一和第二晶体管Q31和Q32包括P型场效应晶体管，同时第三和第四晶体管Q33和Q34包括n型场效应晶体管。上述的参考型输入第一级电路与反相器型输入第一级电路相比具有如下优点。第一个优点是与反相器型输入第一级电路相比参考型输入第一级电路的高速性能方面的表现是占优势的。第二个优点是，通过改变输入到参考电压输入端的参考电压电平Vref可以方便地改变第一级特性(VIH/VIL)，其中“VIH”意味着一个点，在该点处，当输入信号电平在从高电平向低电平改变时，基于由第一级检测的高电平，与下一级连接的输出节点从高电平变化到低电平，而其中“VIL”意味着一点，在该点处，当输入信号电平在从高电平向低电平改变时，基于由第一级检测的高电平，与下一级连接的输出节点从低电平变化到高电平。参考型输入第一级电路在高速性能方面的优势是相当敏感的以致于第一级的特性(VIH/VIL)受噪音或在电源电压电平Vdd和地电平之间的电平转换的影响是可变的。那些电平转换取决于实际的布局，例如，各个接点盘之间的距离，以及靠近第一级电路的其他电路的影响。图2是包括第一和第二参考型输入第一级电路“A”和“B”的常规电路的电路图。第一参考型第一级电路“A”包括第一和第二反相器电路。第一反相器电路包括在高电压线和地线接点盘之间的一串联连接的第一晶体管Q41和第三晶体管Q43。第一晶体管Q41连接到高电压线，而第三晶体管Q43通过第一地线接点盘电阻Rg1与地线接点盘6连接。第二反相器电路包括在高电压线和地线之间的一串联连接的第二晶体管Q42和第四晶体管Q44。第二晶体管Q42连接到高电压线，而第四晶体管Q44通过第一地线接点盘电阻Rg1与地线接点盘6连接。第一参考型第一级电路与参考电压产生电路1连接，参考电压产生电路1通过串联连接的第一和第二电阻R11和R12与地线连接。第一和第二电阻R11和R12之间的中间点与第三晶体管Q43的栅极连接，用于向第三晶体管Q43的栅极提供参考电压Vref。第一参考型输入第一级电路具有与第四晶体管Q44的栅极连接的一信号输入端In1。第一和第二晶体管Q41和Q42的栅极通过一第一节点相互连接。第一晶体管Q41的栅极通过一第二节点连接到第二晶体管Q42的栅极。第一节点还连接到第二节点。第二和第四晶体管Q42和Q44经一连接到输出端Out1的输出节点相互连接。第一和第二晶体管Q41和Q42包括p型MOS场效应晶体管，同时第三和第四晶体管Q43和Q44包括n型MOS场效应晶体管。第二参考型第一级电路“B”包括第一和第二反相器电路。第一反相器电路包括在高电压线和地线接点盘6之间的一串联连接的第一晶体管Q51和第三晶体管Q53。第一晶体管Q51连接到高电压线，而第三晶体管Q53通过第一地线接点盘电阻Rg1和第二地线接点盘电阻Rg2与地线接点盘6连接。第二反相器电路包括在高电压线和地线之间的一串联连接的第二晶体管Q52和第四晶体管Q54。第二晶体管Q52连接到高电压线，而第四晶体管Q54通过第一地线接点盘电阻Rg1和第二地线接点盘电阻Rg2与地线接点盘6连接。第二参考型第一级电路还与参考电压产生电路1连接，参考电压产生电路1通过串联连接的第一和第二电阻R11和R12与地线连接。第一和第二电阻R11和R12之间的中点与第三晶体管Q53的栅极连接，用于向第三晶体管Q53的栅极提供参考电压Vref。第一参考型输入第一级电路具有与第四晶体管Q54的栅极连接的一信号输入端In2。第一和第二晶体管Q51和Q52的栅极通过一第一节点相互连接。第一晶体管Q51的栅极通过一第二节点连接到第二晶体管Q52的栅极。第一节点还连接到第二节点。第二和第四晶体管Q52和Q54经一连接到输出端Out2的输出节点相互连接。第一和第二晶体管Q51和Q52包括p型MOS场效应晶体管，同时第三和第四晶体管Q53和Q54包括n型MOS场效应晶体管。下面将参照图2所示的电路描述地电平转换的机理。第一参考型输入第一级电路“A”设置的比第二参考型输入第一级电路“B”更靠近地线接点盘6。第一参考型输入第一级电路“A”与地线接点盘6连接而且仅经过第一地线接点电阻Rg1，而第二参考型输入第一级电路“B”与地线接点盘6连接，而且不仅经过第一地线接点电阻Rg1还经过第二地线接点电阻Rg2。地电平的移位的幅度取决于参考型输入第一级电路和地接点盘之间的总电阻，由于这个原因，在第二参考型输入第一级电路“B”上地电位移位的幅度大于第一参考型输入第一级电路“A”上的地电位移位的幅度。电位变化幅度受与地线连接的电路和其操作的影响。这个原理也可以适用于电源线。上述的能够表现出高速性能的参考型第一级电路具有因电源电压电平移位或地电压电平移位造成的第一级特性变化的严重问题。这个因电源电压电平移位或地电平移位造成的问题是产生于参考型第一级电路的布局方面。在第一级特性(VIH/VIL)中的可能变化降低了对所需的技术要求的余量，或者可能产生超出规范的问题。降低了对第一级特性(VIH/VIL)的余量的参考型第一级电路可能产生因轻微的噪音造成可能不正常工作的问题。从理论上讲在设计和评估处理方面作出模拟以进行噪音和电源电平和地电平移位的预先探查是可能的，致使参考电压电平是参照参考型输入第一级电路的不同位置被调节的。然而，实际上是很难对如16兆位或64兆位这样的大容量的存储器应用上述的方法。对于有限的用于模拟和所限制的设计处理过程的有限的硬件，要发现在所有存储单元所有时间中贯穿模拟的那些最差情况是很难的。这个难处可能导致这样一个进一步的问题，即，即使最差情况不难发现，在实际产品中的最差情况在评估处理中也变得很明显。由于这样一个原因，因此需要对电路和掩模做大量的改动以便保持必须的余量。在上述的情况下，需要开发一种新的参考型输入第一级电路和形成不存在上述问题的参考型输入第一级电路的方法。因此，本专利技术的目的是提供一种不存在上述问题的新型参考型输入第一级电路。本专利技术的另一本文档来自技高网...

【技术保护点】
一种具有多个输入第一级电路的半导体集成电路，每个第一级电路执行各自的输入信号电平与一参考电压电平的比较， 其中为了能允许对每个所述输入第一级电路的不同参考电压中的任何一个的选择，提供了具不同参考电压电平的多个不同参考电压线。

【技术特征摘要】
1.一种具有多个输入第一级电路的半导体集成电路，每个第一级电路执行各自的输入信号电平与一参考电压电平的比较，其中为了能允许对每个所述输入第一级电路的不同参考电压中的任何一个的选择，提供了具不同参考电压电平的多个不同参考电压线。2.根据权利要求1所述的半导体集成电路，其特征在于设置了至少一个电压分压电路和单个参考电压产生电路以产生所述的不同参考电压电平。3.根据权利要求2所述的半导体集成电路，其特征在于所述的电...

【专利技术属性】
技术研发人员：大桥正幸，
申请(专利权)人：尔必达存储器股份有限公司，
类型：发明
国别省市：JP[日本]