具有理想栅极轮廓的半导体器件及其制造方法技术

制造非易失性存储器件或其他半导体器件的方法包括在半导体衬底上的一个缓冲氧化层上形成一个硅层。形成缓冲氧化层之后，形成阻碍层。导电材料的控制栅极这样形成：对硅层、栅极氧化层和衬底构图，在衬底的上部形成沟槽。通过氧化沟槽的侧壁而在控制栅极材料的上部和下部产生鸟嘴形部分，可以实现均匀性。之后，形成一个填充沟槽的场氧化层。由于在沟槽侧壁的氧化过程中，鸟嘴形部分均匀形成在控制栅极材料的上部和下部，因此通过防止例如浮动栅极的侧壁具有正斜率，实现了均匀性。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种控制栅极，如存储器件中的浮动栅极，并且涉及制造此种栅极的一种方法，但更具体地讲是涉及一种自调准浅沟槽隔离技术，这种技术可以同时形成一个栅极和一个有源区。在存储器件的制造过程中，存储单元的组装密度主要由阵列中存储单元的布局和存储单元自身的物理尺寸决定。在半微米的设计尺度下，可测量性受到制造过程中可达到的光刻分辨率的限制以及生产过程中使用的掩模的定位公差的限制。定位公差又受到形成掩模时所采用的机械技术以及在多层之间调正掩模所用的技术的限制。因为在多级制造过程中定位误差会积累，所以最好使用尽可能少的掩模。较少的掩模可以降低未调准的可能性。因此，为了制造半导体器件，已经开发了“自调准(套刻)”工艺步骤。在存储单元阵列中独立的存储单元之间的隔离结构，如场氧化物(fieldoxides)，占用了芯片的多个区域，否则这些区域可以用于有源电路。因此，为了增大衬底中存储单元和有源电路的组装密度，需要减小隔离结构的尺寸。但是，隔离结构的尺寸通常是由它们的形成工艺和/或这种结构的调准工艺决定的。通常，通过一个热场氧化工艺(thermal field oxidation process)，如硅的局部氧化(以下称作“LOCOS”)，可以在芯片的不同区域上生长一种隔离结构。依据LOCOS方法，在相继形成填充氧化层和氮化物层之后，对氮化物层进行构图。之后，用构图的氮化物层作掩模来选择性地氧化硅衬底，以形成场氧化区域。但是，就LOCOS隔离而言，在硅衬底的选择性氧化过程中，在用作掩模的氮化物层的下部，氧化物的生长会侵蚀填充氧化层的侧面，从而会在场氧化层的端部产生一个所谓的鸟嘴形部分。由于这种鸟嘴形部分，场氧化层会延伸至存储单元的有源区，这样就减小了有源区的宽度。这种现象是不希望的，因为它会降低存储器件的电性能。由于这个原因，浅沟槽隔离(以下称作“STI”)结构在制造超大规模半导体器件中是具有吸引力的。在STI工艺中，首先蚀刻一个硅衬底来形成沟槽，然后淀积一个氧化层来填充沟槽。之后，通过深腐蚀方法或化学机械平整(CMP)方法来蚀刻氧化层，以便在沟槽内形成一个场氧化层。上述的LOCOS和STI方法共同包括一个掩模步骤，来确定隔离结构在衬底上的区域；并且包括一个在那些区域内形成场氧化层的步骤。在形成隔离结构之后，进行形成存储单元的步骤。这样，与形成隔离结构和存储单元相关的调准误差积累起来引起未调准，这将会导致器件故障。在制造非易失性存储器件的浮动栅极时，例如，一种减轻未调准的方法包括使用一个自调准栅极来形成LOCOS隔离结构，其工艺如美国专利6,013,551(授予了Jong Chen等人)中公开的工艺。依据其中描述的方法，可以使用单个掩模同时确定和制造浮动栅极和有源区，这样就不会积累调准误差。非易失性存储器件可以用在快速存储器件中并且具有长期的存储能力，例如几乎是无限期的存储能力。近年来，对这种电可编程快速存储器件如EEPROMS的需求增加了。这些装置的存储单元通常具有垂直堆叠的栅极结构，其中包括在硅衬底的上部形成的一个浮动栅极。多层栅极结构通常包括位于浮动栅极之上和/或其周围的一个或多个隧道氧化层或介质层和一个控制栅极。在具有这种结构的快速存储单元中，通过向浮动栅极或从浮动栅极传输电子来存储数据，这是通过对控制栅极和衬底施加控制电压实现的。电介质用来维持浮动栅极上的电位。尽管自调准的STI工艺具有同时形成浮动栅极和有源区的优点，但仍然有缺点，因为在此工艺过程中形成的间隙的长宽比增加了，这有可能在间隙填充过程中在沟槽内形成缝隙或气孔。此外，在使用高浓度等离子体(以下称作“HDP”)氧化层来填充这些间隙时，HDP氧化层下面的抛光终点检测层的边缘部分，在HDP氧化层的淀积过程中逐渐侵蚀，这会不希望地在场氧化区形成一个负斜率。由于这个原因，在随后的栅极蚀刻过程中，会在场区域的倾斜部分的底部周围产生栅极的残留物。上述问题可以通过以下方式解决在HDP氧化层的淀积过程中优化工艺条件来提高间隙的填充能力；或者使用一种方法，此方法可以通过湿式蚀刻剂消除场区域的负斜率。附图说明图1A到1E是一个衬底的透视图，它们依次显示出一种使用自调准STI技术制造常规快速存储器件的方法。参照图1A，在一个硅衬底10上形成一个栅极氧化层(即隧道氧化层)11之后，在栅极氧化层11上，相继形成第一多晶硅层13和一个氮化物层15。参照图1B，执行光刻工艺对氮化物层15、第一多晶硅层13和栅极氧化层11进行构图，以形成一个氮化物层图形16、第一浮动栅极14和一个栅极氧化层图形12。此后，将衬底10的暴露部分蚀刻到预定深度，以形成沟槽18。也就是说，有源区和浮动栅极可以在沟槽的形成过程中使用单一掩模同时确定。参照图1C，沟槽18的暴露部分要在氧气环境中进行热处理，以治理沟槽蚀刻过程中高能离子碰撞引起的硅损坏。这样，通过暴露的硅与氧化剂发生氧化反应，可以沿沟槽18的内表面，包括底面和侧壁，形成一个沟槽氧化层20。在上述氧化过程中，氧化剂侵蚀了处在第一浮动栅极14下部的栅极氧化层图形12的侧面，从而在栅极氧化层图形12的两端形成了鸟嘴形部分。由于这种鸟嘴形部分，第一浮动栅极14的底部边缘部分向外弯曲，同时栅极氧化层图形12的两端部膨胀，第一浮动栅极14侧壁的下部具有正斜率。这里，正斜率表示这种斜率允许蚀刻剂进行侧壁腐蚀。换句话说，如图中所示，氧化剂向氮化物层图形16下面的部分的侵入由于氮化物层图形16的存在而受到阻碍，从而在第一浮动栅极14的侧壁上部形成负斜率。同时，第一浮动栅极14下部的底部边缘部分向外弯曲而具有正斜率，它受到从衬底的上部引入的蚀刻剂腐蚀，方式与台面结构的侧壁相同，或者在使用蚀刻剂时起到底层的阻碍层的作用，这是不希望的。参照图1D，在通过化学汽相淀积(以下称作“CVD”)方法形成用于填充沟槽18的氧化层(图中未示)之后，来，CVD氧化层可以通过CMP工艺来去除，直到氮化物层图形16的上表面露出为止。这样，就在沟槽18内形成了场氧化层22，其中包括沟槽氧化层18。在通过磷酸剥离工艺去除氮化物层图形16之后，淀积与第一多晶硅层13相同的材料，形成第二多晶硅层(未示出)，以用于在第一浮动栅极14和场氧化层22的上部构成第二浮动栅极。场氧化层22上的第二多晶硅层通过光刻过程进行部分蚀刻，以便在一个存储单元内形成第二浮动栅极24，存储单元与相邻的存储单元是相互分离的。第二浮动栅极24与第一浮动栅极14电接触，并且具有增大电介质夹层面积的功能，电解质夹层将在随后的工艺中形成。之后，在所形成结构的整个表面上，相继形成一个ONO电解质夹层26和一个控制栅极层28。控制栅极层28通常是由一种多晶硅硅化物层(polycide)结构构成的，这种结构是通过堆叠掺杂的多晶硅层和硅化钨层得到的。在图1E中，控制栅极层28通过光刻工艺进行构图。接着，将暴露的电解质夹层26以及第二和第一浮动栅极24和14通过干式蚀刻工艺各向异性地进行蚀刻，以完成此非易失性存储器件。此时，如图1D中的点线A表示的部分中所示，第一浮动栅极14的侧壁下部具有正斜率。因此，由于干式蚀刻工艺的各向异性蚀刻的特点(即蚀刻只是在垂直方向进行)，由场氧化层22掩蔽的第一浮动栅极14的底部边缘本文档来自技高网...

【技术保护点】
在一种在半导体器件的衬底的一个区域中制造导电层和对应的有源区的自调准方法中，所述区域至少部分地由一个场氧化区界定，所述场氧化区形成在衬底的一个沟槽内，并且至少与形成第一电介质材料和衬底之上的控制栅极的第一部分是一起形成的，一种在第一部分的侧壁上平整地形成氧化物的方法包括： 在形成沟槽之前，在控制栅极的第一部分上形成一个缓冲层并且随后去除缓冲层，以便在控制栅极的第一部分上至少布设另一部分之前，实现第一部分的侧壁的更均匀的氧化。

【技术特征摘要】
1.在一种在半导体器件的衬底的一个区域中制造导电层和对应的有源区的自调准方法中，所述区域至少部分地由一个场氧化区界定，所述场氧化区形成在衬底的一个沟槽内，并且至少与形成第一电介质材料和衬底之上的控制栅极的第一部分是一起形成的，一种在第一部分的侧壁上平整地形成氧化物的方法包括在形成沟槽之前，在控制栅极的第一部分上形成一个缓冲层并且随后去除缓冲层，以便在控制栅极的第一部分上至少布设另一部分之前，实现第一部分的侧壁的更均匀的氧化。2.根据权利要求1所述的方法，其中，第一部分包括多晶硅和非晶硅中的至少一种。3.根据权利要求1所述的方法，其中，缓冲层是由热氧化形成的一种氧化物。4.根据权利要求1所述的方法，其中，缓冲层是通过等离子体增强的化学汽相淀积形成的。5.根据权利要求1所述的方法，其中，缓冲层是通过氧化性气体的等离子体处理使控制栅极的第一部分的表面氧化形成的。6.根据权利要求5所述的方法，其中，氧化性气体包括氧气和一氧化二亚氮中的一种。7.根据权利要求1所述的方法，其中，缓冲层形成厚度为10到500埃。8.在一种在半导体存储器件的衬底中形成浮动栅极和相关有源区的自调准方法中，一种方法包括在衬底上形成一个栅极氧化层；在栅极氧化层上形成第一导电层；在第一导电层上形成一个缓冲氧化层；在所述缓冲氧化层上形成一个阻碍层；对阻碍层和缓冲氧化层进行构图，并形成一个阻碍层图形和一个缓冲氧化层图形；对第一导电层进行构图，以形成作为第一导电层图形的一个浮动栅极层，并且蚀刻栅极氧化层和衬底的上部来形成一个栅极氧化层图形和一个沟槽；使沟槽的一个内表面部分氧化，以便在所述沟槽的内表面上形成一个沟槽氧化层，并且在浮动栅极层的上部和下部形成鸟嘴形部分，以防止在构图的浮动栅极层的侧壁形成正(斜率的)轮廓；和形成一个场氧化层来填充沟槽。9.根据权利要求8所述的方法，其中，所述第一导电层包括多晶硅和非晶硅中的一种。10.根据权利要求8所述的方法，其中，阻碍层的材料包括一种氮化物成分。11.根据权利要求8所述的方法，其中，缓冲氧化层是通过热氧化形成的。12.根据权利要求8所述的方法，其中，缓冲氧化层是通过等离子体增强的化学汽相淀积形成的。13.根据权利要求8所述的方法，其中，缓冲氧化层是通过氧化性气体的等离子体处理使第一导电层的表面氧化形成的。14.根据权利要求13所述的方法，其中，氧化性气体至少包括氧气(O2)和一氧化二氮(N2O)中的一种。15.根据权利要求8所述的方法，其中，缓冲氧化层形成厚度为10到500埃。16.根据权利要求8所述的方法，其中，场氧化层是通过以下方式形成的形成一个覆盖氧化的阻碍层同时填充沟槽的氧化层，并通过化学机械抛光方法和深腐蚀方法中的至少一种方法来蚀刻氧化层，直到阻碍层图形的表面露出为止，由此得到一个平整的表面。17.根据权利要求8所述的方法，还包括通过化学汽相淀积在阻碍层形成一个抗反射层。18.根据权利要求17所述的方法，其中，抗反射层包括从下列材料中选取的至少一种材料多晶硅、氮化硅、氮氧化硅和氧化硅。19.根据权利要求17所述的方法，其中，在第一蚀刻室内，在抗反射层上形成用于形成浮动栅极的光致抗蚀剂图形之后，通过使用光致抗蚀剂图形作为蚀刻掩模，对抗反射层、阻碍层和所述缓冲氧化层进行构图，并去除光致抗蚀剂图形；然后在第二蚀刻室内，形成第一导电层图形、栅极氧化层图形和沟槽，同时去除抗反射层图形。20.根据权利要求17所述的方法，其中，在阻碍层上形成用于形成浮动栅极的光致抗蚀剂图形之后，通过使用光致抗蚀剂图形作为蚀刻掩模，相继在单个蚀刻室内进行蚀刻工艺，以对阻碍层、缓冲氧化层、第一导电层和栅极氧化层进行构图；蚀刻衬底的上部来形成阻碍层图形、缓冲氧化层图形、第一导电层图形、栅极氧化层图形和沟槽。21.一种制造非易失性存储器件的浮动栅极结构的方法，它包括在一个半导体衬底上形成一个栅极氧化层；在栅极氧化层上形成第一导电层；在第一导电层上形成一个缓冲层；在缓冲层上形成一个阻碍层；使用单个掩模对阻碍层、缓冲氧化层、第一导电层、栅极氧化层和衬底进行构图，以便从第一导电层形成一个浮动栅极，并且同时形成一个沟槽，此沟槽与衬底中的浮动栅极是对准的并邻近浮动栅极，以便界定衬底的一个有源区；使沟槽的一个内表面部分氧化，以便在沟槽的内表面上形成一个沟槽氧化层，并且...

【专利技术属性】
技术研发人员：金民，金晟泰，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]