可降低封装应力对IC参数偏移影响的半导体装置及制造方法制造方法及图纸

一种可降低封装应力对ＩＣ参数偏移影响的半导体装置及制造方法，是于硅芯片上具有第一绝缘层，第一绝缘层上具有第一金属导线层，第一金属导线层上具有一第一保护层，第一保护层上具有第二保护层，第二保护层则具有多个透空孔，而该第一金属导线层与第二保护层透空孔相对处具有一面积较透空孔为大的空气泡空洞，使第二保护层透空孔与第一金属导线层间以空气作隔离，当芯片以塑胶树脂封装时，利用塑胶树脂本身的黏滞力，封住透空孔开口，不填充于空气泡空洞中，使塑胶树脂与第一金属导线层间以空气作隔离，硅芯片上相对于空气泡空洞位置的高精密度或高灵敏度集成电路元件可降低受到封装材料应力所产生的压电效应，达到提高ＩＣ制造合格率目的。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是有关一种半导体装置及制造方法，特别是一种可降低因封装所产生应力对IC参数偏移(offset)影响的半导体装置及制造方法。但目前高精密度或高灵敏度IC最不易解决的问题即在于当芯片封装后IC内部所产生的偏移电压，该偏移电压产生的原因，是因制作IC所使用的硅材料本身即为一压电材料(piezoelectric material)，当塑胶树脂等高分子材料封住该芯片时，会对硅芯片表面产生一应力(stress)，而该应力经由硅材料本身具有的压电特性会产生相对应的微小电压，此微小电压使IC内部产生不易消除的偏移电压(请参阅附图说明图1B一般IC剖面结构图)。由于该偏移电压的产生是限制了高精密度及高灵敏度IC的应用范围，习式的改良作法，即在制作完成的芯片表面形成一可缓冲塑胶树脂造成的应力的材料，例如硅软胶层(silicone)或聚酰亚氨(polyimide)(US PAENT 5,026,667)等，或者于设计IC时，即预留一些于封装后可微调的方式将偏移电压调整至最小数值，但前者以增加缓冲层的方式必须在芯片的制程中增加一道程序，而且该硅软胶层或聚酰亚氨层形成时其厚度不易控制(例如硅软胶层必须控制在50-200μm)，导致成本增加但降低IC参数偏移的效果却不如预期。而后者预留微调偏移电压的方式，则必须在设计之初，即将微调电路及接脚加入一般电路的设计之中，使芯片在封装后，可利用微调接脚讯号驱动微调电路处理，以调整偏移电压至最小数值，此种作法虽可调整偏移电压，降低IC参数偏移影响，但由于必须在IC上附加微调电路及接脚，因此，在设计时势必需增加线路所需的面积及接脚数目，且在封装后，必须针对每颗IC均作测量、调整，相当麻烦又浪费人力，并不理想。有鉴于上述缺点，本专利技术人特加以研究与改良，以改善上述缺失。本专利技术的上述技术问题中的可降低封装应力对IC参数偏移影响的半导体装置，是由如下技术方案来实现的。一种可降低封装应力对IC参数偏移影响的半导体装置，其特征是至少是于一硅芯片上具有第一绝缘层，该第一绝缘层上则具有一第一金属导线层，并于该第一金属导线层上具有一第一保护层，该第一保护层上并具有一第二保护层，该第二保护层则具有多个透空孔，而该第一保护层与第二保护层透空孔相对处则具有一面积较透空孔为大的空气泡空洞，以使第二保护层透空孔与第一金属导线层间以空气作隔离。除上述必要技术特征外，在具体实施过程中，还可补充如下
技术实现思路
其中，该第一绝缘层是氧化硅层或硼磷硅玻璃层或参杂磷的氧化硅层。其中，该第一金属导线层为铝层、铝铜合金层、铝硅铜合金层或铜金属或钨金属。其中，该第一保护层是氧化硅层或参杂磷的氧化硅层。其中，该第二保护层为氮化硅层或氮氧化硅层。其中，该第二保护层透空孔及第一保护层空气泡空洞的形成位置是相对于硅芯片上高精密度或高灵敏度的电路位置的上方。其中，该第二保护层透空孔是多边形的几何形状或圆形，其开孔边长或半径是2-20μm，且相邻的各孔间的间距约为2-20μm，而各最外侧的透空孔外侧至第二保护层边缘所须的距离是各孔间的间距的1.5-2倍。其中，该第一保护层的空气泡空洞是较第二保护层透空孔周缘向外大于1-5μm。本专利技术的上述技术问题中的可降低封装应力对IC参数偏移影响的半导体装置，还可由如下另一技术方案来实现。一种可降低封装应力对IC参数偏移影响的半导体装置，其特征是至少是于一硅芯片上具有第一绝缘层，该第一绝缘层上则具有一第一金属导线层，且于该第一金属导线层上具有一第二绝缘层，该第二绝缘层上并具有一第二金属导线层，该第二金属导线层是与第一金属导线接触，而该第二金属导线层上则具有一第一保护层，该第一保护层上并具有一第二保护层，该第二是护层则具有多个透空孔，而该第一保护层与第二保护层透空孔相对处则具有一面积较透空孔为大的空气泡空洞，以使第二保护层透空孔与第二金属导线层间以空气作隔离。该另一方案除上述必要技术特征外，在具体实施过程中，还可补充如下
技术实现思路
其中，该第二保护层的透空孔形成于下方具第一金属导线层通过的位置，而透空孔与第一金属导线层间则具有空气泡空洞。其中，该第一绝缘层及第二绝缘层是氧化硅层或硼磷硅玻璃层或参杂磷的氧化硅层。其中，该第一金属导线层及第二金属导线层是铝层、铝铜合金层、铝硅铜合金层或铜金属或钨金属。本专利技术还提供一种用于上述可降低封装应力对IC参数偏移影响的半导体装置的制造方法。一种可降低封装应力对IC参数偏移影响的半导体制造方法，其特征是至少包括下列步骤是于内部已具有电路图样及离子极区的硅芯片上形成一第一绝缘层；该第一绝缘层经曝光显影及蚀刻后，形成出裸露硅芯片表面的接触窗口；于该第一绝缘层上形成一第一金属导线层，并经曝光显影及蚀刻后，形成配线，而该第一金属导线层形成电极的部分则利用第一绝缘层的接触窗口与硅芯片上的离子极区接触；于该第一金属导线层上形成一第一保护层；在该第一保护层上形成一第二保护层，该第二保护层上经曝光显影及蚀刻后具有多个透空孔，该透空孔形成位置的下方则具有第一金属导线层；以酸性溶液经第二保护层的透空孔对第一保护层进行蚀刻，当蚀刻到达第二保护层透空孔下方的第一保护层已被蚀刻并向外扩展蚀刻至一预定宽度时停止蚀刻，使该第一保谈层具有多个空气泡空洞，而第二保护层透空孔与该第一金属导线层间则利用该些空气泡空洞以空气作隔离。该制造方法，除上述必要技术特征外，在具体实施过程中，还可补充如下其中，该第一绝缘层是以气相沉积方式产生的氧化硅层或硼磷硅玻璃层或参杂磷的氧化硅层其中，该第一金属导线层为铝层或铝铜合金或铝硅铜合金或铜金属或钨金属。其中，该第一保护层是以等离子辅助气相沉积法产生的氧化硅层或参杂磷的氧化硅层。其中，该第二保护层是以等离子辅助气相沉积法产生的氮化硅层或氮氧化硅层。其中，该第二保护层透空孔为多边形几何形状或圆形，其开孔边长或半径是2-20μm，且相邻的各孔间的间距约为2-20μm，而各最外侧的透空孔外侧至第二保护层边缘所须的距离是各孔间的问＝间距的1.5-2倍。其中，该第一保护层的空气泡空洞是较保护层透空孔周缘向外大于1-5μm。其中，该第二保护层透空孔及第一保护层空气泡空洞是形成于相对于硅芯片上高精密度或高灵敏度的电路位置的上方。其中，该酸性溶液为氢氟酸。本专利技术还提供一种用于上述可降低封装应力对IC参数偏移影响的半导体装置的另一制造方法。一种可降低封装应力对IC参数偏移影响的半导体制造方法，其特征是至少包括下列步骤是于内部已具有电路图样及离子极区的硅芯片上形成一第一绝缘层；该第一绝缘层经曝光显影及蚀刻后，形成出裸露硅芯片表面的接触窗口；于该第一绝缘层上形成一第一金属导线层，并经曝光显影及蚀刻后，形成配线，而该第一金属导线层形成电极的部分则利用第一绝缘层的接触窗口与硅芯片上的离子极区接触；于该第一金属导线层上形成一第二绝缘层；该第二绝缘层经曝光显影及蚀刻后，形成裸露第一金属导线层的金属接触窗口；于第二绝缘层上形成一第二金属导线层，且将该第二金属导线层曝光显影及蚀刻；于该第二金属导线层上形成一第一保护层；在该第一保护层上形成一第二保护层，该第二保护层上经曝光显影及蚀刻后具有多个透空孔，该透空孔形成位置的下方则具有第二金属导线层；以酸性溶液经第二保护层的透空孔对第一保护层进行蚀刻，当蚀本文档来自技高网...

【技术保护点】
一种可降低封装应力对ＩＣ参数偏移影响的半导体装置，其特征是：至少是于一硅芯片上具有第一绝缘层，该第一绝缘层上则具有一第一金属导线层，并于该第一金属导线层上具有一第一保护层，该第一保护层上并具有一第二保护层，该第二保护层则具有多个透空孔，而该第一保护层与第二保护层透空孔相对处则具有一面积较透空孔为大的空气泡空洞，以使第二保护层透空孔与第一金属导线层间以空气作隔离。

【技术特征摘要】
1.一种可降低封装应力对IC参数偏移影响的半导体装置，其特征是至少是于一硅芯片上具有第一绝缘层，该第一绝缘层上则具有一第一金属导线层，并于该第一金属导线层上具有一第一保护层，该第一保护层上并具有一第二保护层，该第二保护层则具有多个透空孔，而该第一保护层与第二保护层透空孔相对处则具有一面积较透空孔为大的空气泡空洞，以使第二保护层透空孔与第一金属导线层间以空气作隔离。2.根据权利要求1所述的可降低封装应力对IC参数偏移影响的半导体装置，其特征是其中，该第一绝缘层是氧化硅层或硼磷硅玻璃层或参杂磷的氧化硅层。3.根据权利要求1所述的可降低封装应力对IC参数偏移影响的半导体装置，其特征是其中，该第一金属导线层为铝层、铝铜合金层、铝硅铜合金层或铜金属或钨金属。4.根据权利要求1所述的可降低封装应力对IC参数偏移影响的半导体装置，其特征是其中，该第一保护层是氧化硅层或参杂磷的氧化硅层。5.根据权利要求1所述的可降低封装应力对IC参数偏移影响的半导体装置，其特征是其中，该第二保护层为氮化硅层或氮氧化硅层。6.根据权利要求1所述的可降低封装应力对IC参数偏移影响的半导体装置，其特征是其中，该第二保护层透空孔及第一保护层空气泡空洞的形成位置是相对于硅芯片上高精密度或高灵敏度的电路位置的上方。7.根据权利要求1所述的可降低封装应力对IC参数偏移影响的半导体装置，其特征是其中，该第二保护层透空孔是多边形的几何形状或圆形，其开孔边长或半径是2-20μm，且相邻的各孔间的间距约为2-20μm，而各最外侧的透空孔外侧至第二保护层边缘所须的距离是各孔间的间距的1.5-2倍。8.根据权利要求1所述的可降低封装应力对IC参数偏移影响的半导体装置，其特征是其中，该第一保护层的空气泡空洞是较第二保护层透空孔周缘向外大于1-5μm。9.一种可降低封装应力对IC参数偏移影响的半导体装置，其特征是至少是于一硅芯片上具有第一绝缘层，该第一绝缘层上则具有一第一金属导线层，且于该第一金属导线层上具有一第二绝缘层，该第二绝缘层上并具有一第二金属导线层，该第二金属导线层是与第一金属导线接触，而该第二金属导线层上则具有一第一保护层，该第一保护层上并具有一第二保护层，该第二是护层则具有多个透空孔，而该第一保护层与第二保护层透空孔相对处则具有一面积较透空孔为大的空气泡空洞，以使第二保护层透空孔与第二金属导线层间以空气作隔离。10.根据权利要求9所述的可降低封装应力对IC参数偏移影响的半导体装置，其特征是其中，该第二保护层的透空孔形成于下方具第一金属导线层通过的位置，而透空孔与第一金属导线层间则具有空气泡空洞。11.根据权利要求9所述的可降低封装应力对IC参数偏移影响的半导体装置，其特征是其中，该第一绝缘层及第二绝缘层是氧化硅层或硼磷硅玻璃层或参杂磷的氧化硅层。12.根据权利要求9所述的可降低封装应力对IC参数偏移影响的半导体装置，其特征是其中，该第一金属导线层及第二金属导线层是铝层、铝铜合金层、铝硅铜合金层或铜金属或钨金属。13.一种用于上述可降低封装应力对IC参数偏移影响的半导体装置的制造方法，其特征是至少包括下列步骤是于内部已具有电路图样及离子极区的硅芯片上形成一第一绝缘层；该第一绝缘层经曝光显影及蚀刻后，形成出裸露硅芯片表面的接触窗口；于该第一绝缘层上形成一第一金属导线层，并经曝光显影及蚀刻后，形成配线，而该第一金属导线层形成电极的部分则利用第一绝缘层的接触窗口与硅芯片上的离子极区接触；于该第一金属导线层上形成一第一保护层；在该第一保护层上形成一第二保护层，该第二保护层上经曝光显影及蚀刻后具有多个透空孔，该透空孔形成位置的下方则具有第一金属导线层；以酸性溶液经第二保护层的透空孔对第一保护层进行蚀刻，当蚀刻到达第二保护层透空孔下方的第一保护层已被蚀刻并向外扩展蚀刻至一预定宽度时停止蚀刻，使该第一保谈层具有多个空气泡空洞，而第二保护层透空孔与该第一金属导线层间则利用该些空气泡空洞以空气作隔离。14.根据权利要求13所述的可降低封装应力对IC参数偏移影响的半导体制造方法，其特征是其中，该第一...

【专利技术属性】
技术研发人员：倪慎如，
申请(专利权)人：如意投资股份有限公司，
类型：发明
国别省市：71[中国|台湾]