一种低寄生电容的TFT结构触控阵列基板制造技术

本实用新型专利技术公开一种低寄生电容的TFT结构触控阵列基板，其包括基板以及依次设置于基板上的栅极层、栅极绝缘层、阻隔层、电极层、钝化层、第一平坦化层、第三电极层、VA层、第二平坦化层、绝缘层CH和像素电极,像素电极覆盖绝缘层CH的部分区域且位于部分电极层的上方，位于像素电极与电极层之间设置像素过孔，像素电极布置在像素过孔内并藉由像素过孔与对应的电极层区域接触连接；电极层部分透过阻隔层与栅极绝缘层接触连接；第三电极层设置在像素过孔一旁的第一平坦化层和VA层之间区域；绝缘层CH底面对应第三电极层区域设置共通电极COM，使得部分共通电极COM通过触控过孔与第三电极层CM接触连接。本实用新型专利技术的两层OC膜层结构使得寄生电容较低，满足主动笔规格需求。满足主动笔规格需求。满足主动笔规格需求。

【技术实现步骤摘要】
一种低寄生电容的TFT结构触控阵列基板


[0001]本技术涉及触摸面板
，尤其涉及一种低寄生电容的TFT结构触控阵列基板。

技术介绍

[0002]如图1所示，一般的VA绝缘层的材料是氮化硅，需要慢慢成膜，而成膜时间太久，层膜机台易发烫而当机，且制程时间亦耗时，使得大大增加制造成本，因此一般的VA绝缘层不能设计太厚。但VA膜层太薄会使得寄生电容太大，不满足主动笔较低寄生电容的需求。

技术实现思路

[0003]本技术的目的在于提供一种低寄生电容的TFT结构触控阵列基板。
[0004]本技术采用的技术方案是：
[0005]一种低寄生电容的TFT结构触控阵列基板，其包括基板以及依次设置于基板上的栅极层GE、栅极绝缘层GI、有源层SE、阻隔层ES、电极层SD、钝化层PV、第一平坦化层OC、第三电极层CM、VA层、第二平坦化层OC2、绝缘层CH和像素电极PE, 像素电极PE覆盖绝缘层CH的部分区域且位于部分电极层SD的上方，位于像素电极PE与电极层SD之间的钝化层PV、第一平坦化层OC、VA层和第二平坦化层OC2 和绝缘层CH的竖直方向对应设置像素过孔，像素电极PE布置在像素过孔内并藉由像素过孔与对应的电极层SD区域接触连接；电极层SD部分透过阻隔层ES与有源层SE接触连接；
[0006]第三电极层CM设置在像素过孔一旁的第一平坦化层OC和VA层之间区域；绝缘层CH底面对应第三电极层CM区域设置共通电极COM，第二平坦化层OC2和VA层对应第三电极层CM的中间区域设置触控过孔，使得部分共通电极COM通过触控过孔与第三电极层CM接触连接。
[0007]进一步地，第一平坦化层OC的厚度为3~4μm，第二平坦化层OC2的厚度为1μm。
[0008]进一步地，栅极绝缘层GI的材料为氧化硅、氮化硅、氮氧化硅、氧化铝中的一种。
[0009]进一步地，VA层采用氮化硅材料成型。
[0010]进一步地，电极层SD包括两个以上水平间隔分布的区域。
[0011]进一步地，有源层SE布置的区域大小与电极层SD的区域大小相对应，且有源层SE连通电极层SD的两个间隔分布的区域。
[0012]一种低寄生电容的TFT结构触控阵列基板的制备方法，其包括以下步骤：
[0013]步骤1，准备前体，所述前体包括依次排布的基板、栅极层GE、栅极绝缘层GI、有源层SE、阻隔层ES、电极层SD、钝化层PV；
[0014]步骤2，在前体上制作第一平坦化层OC，然后显影暴露出第一平坦化层OC的像素过孔；
[0015]步骤3，第一平坦化层OC上对应像素过孔的两侧区域依次排布VA层、第二平坦化层OC2和绝缘层CH；显影暴露出第二平坦化层OC2的触控过孔；
[0016]步骤4，在像素过孔内制作像素电极PE，像素电极PE部分穿过像素过孔与电极层SD
搭接，
[0017]步骤5，在触控过孔内，第一平坦化层OC上方形成第三电极CM，
[0018]步骤7，再在VA层挖VA浅孔以实现电极间搭接，CH底面对应第三电极CM区域设置共通电极COM；共通电极COM通过触控过孔与第三电极CM搭接。
[0019]进一步地，步骤3中VA层、第二平坦化层OC2的具体制程为：
[0020]步骤3
‑
1，将SiNx利用物理气相成一层VA膜；
[0021]步骤3
‑
2，用有机物涂布一层OC2,膜厚1um；
[0022]步骤3
‑
3，用VA/OC的光罩曝光2次，VA光罩吃VA层上第二平坦化层OC2，OC光罩吃VA层下第一平坦化层OC;
[0023]步骤3
‑
4，对第一平坦化层OC和第二平坦化层OC2进行烘烤；
[0024]步骤3
‑
5，对第一平坦化层OC和第二平坦化层OC2进行离子处理，清洗，防止OC残留；
[0025]步骤3
‑
6，对第一平坦化层OC和第二平坦化层OC2进行清洗；
[0026]步骤3
‑
7，VA层上光阻，曝光，显影；
[0027]步骤3
‑
8，对VA层进行干蚀刻；
[0028]步骤3
‑
9，对VA层进行剥膜。
[0029]本技术采用以上技术方案，采用两层OC膜层的设计，将VA层别用SiNx+OC代替,增大TP Line与COM之间的距离，降低TP Line与COM之间的电容，获得低寄生电容的设计，以满足主动笔较低寄生电容的需求。本技术适合绑定的内嵌式(In cell)、触控屏面板,主动笔等。在主动笔架构下，两层OC膜层结构的设计使得寄生电容较低，满足主动笔规格需求。
附图说明
[0030]以下结合附图和具体实施方式对本技术做进一步详细说明；
[0031]图1为现有技术中TFT结构触控阵列基板的结构示意图；
[0032]图2为本技术VA(SiNx +OC)光罩制程流程示意图；
[0033]图3为本技术一种低寄生电容的TFT结构触控阵列基板的结构示意图。
具体实施方式
[0034]为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图对本申请实施例中的技术方案进行清楚、完整地描述。
[0035]如图2或3所示，本技术公开了一种低寄生电容的TFT结构触控阵列基板，其包括基板以及依次设置于基板上的栅极层GE、栅极绝缘层GI、有源层SE、阻隔层ES、电极层SD、钝化层PV、第一平坦化层OC、第三电极层CM、VA层、第二平坦化层OC2、绝缘层CH(Contact Hole)和像素电极PE, 像素电极PE覆盖绝缘层CH的部分区域且位于部分电极层SD的上方，位于像素电极PE与电极层SD之间的钝化层PV、第一平坦化层OC、VA层和第二平坦化层OC2 和绝缘层CH的竖直方向对应设置像素过孔，像素电极PE布置在像素过孔内并藉由像素过孔与对应的电极层SD区域接触连接；电极层SD部分透过阻隔层ES与有源层SE接触连接；
[0036]第三电极层CM设置在像素过孔一旁的第一平坦化层OC和VA层之间区域；绝缘层CH
底面对应第三电极层CM区域设置共通电极COM，第二平坦化层OC2和VA层对应第三电极层CM的中间区域设置触控过孔，使得部分共通电极COM通过触控过孔与第三电极层CM接触连接。
[0037]进一步地，第一平坦化层OC的厚度为3~4μm，第二平坦化层OC2的厚度为1μm。
[0038]进一步地，栅极绝缘层GI的材料为氧化硅、氮化硅、氮氧化硅、氧化铝中的一种。
[0039]进一步地，VA层采用氮化硅材料成型。
[0040]进一步地，电极层SD包括两个以上水平间隔分布的区域。
[0041]进一步地，有源层SE布置的区域大小与电极层SD的区域大小相对应，且有源层SE连通电极层SD的两个间隔本文档来自技高网...

【技术保护点】

【技术特征摘要】
1. 一种低寄生电容的TFT结构触控阵列基板，其特征在于：其包括基板以及依次设置于基板上的栅极层GE、栅极绝缘层GI、有源层SE、阻隔层ES、电极层SD、钝化层PV、第一平坦化层OC、第三电极层CM、VA层、第二平坦化层OC2、绝缘层CH和像素电极PE, 像素电极PE覆盖绝缘层CH的部分区域且位于部分电极层SD的上方，位于像素电极PE与电极层SD之间的钝化层PV、第一平坦化层OC、VA层和第二平坦化层OC2 和绝缘层CH的竖直方向对应设置像素过孔，像素电极PE布置在像素过孔内并藉由像素过孔与对应的电极层SD区域接触连接；电极层SD部分透过阻隔层ES与有源层SE接触连接；第三电极层CM设置在像素过孔一旁的第一平坦化层OC和VA层之间区域；绝缘层CH底面对应第三电极层CM区域设置共通电极COM，第二平坦化层OC2和VA层对应第三电极层CM的中间区域设置触控...

【专利技术属性】
技术研发人员：张桂瑜，
申请(专利权)人：华映科技集团股份有限公司，
类型：新型
国别省市：