使用源极偏压执行非挥发性内存单元写入动作的方法技术

本发明专利技术提供一种使用源极偏压执行非挥发性内存单元写入动作的方法。其中，该非挥发性内存单元在进行读取及写入时分别使用一基体读取电压值及一基体写入电压值，该方法包括以下步骤，首先，改变该基体写入电压值，使改变后的该基体写入电压值与该基体读取电压值间的差值减小。接着使用改变后的该基体写入电压值进行写入。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是关于一种，可将记忆单元中寄生电容所产生的不良效应去除，且简化偏压电路、增加组件可靠度及减少干扰。过去十年来，非挥发性闪存技术有着长足的进步。许多能够做出更快速及更高密度闪存装置的数组结构及写入/抹去技术不断地被提出。近年来，Chisel(Channel Initiated Secondary Electron)写入技术因具有数项显著的优点而倍受重视。其中一个优点是，Chisel写入法具有控制Vth的功能，且在快速写入后自行关闭并在极短时间到达饱和状态Vth，使得其能够校正过度抹除之位，且不需写入检查(programming verify)的动作，亦适用于多层闪存。另一优点为其需要较小的电流/功率即可达到所需的写入速度，所以适用于低功率的应用中。再者，其使用了一非门极偏压(back gate bias)，因而解决了在体积缩小时会造成的击穿(punch through)及源极耦合激活的问题。附图说明图1是一使用Chisel写入法的非挥发性内存单元结构的示意图。其包括一P型基底PSUB、一深N型井区DNW、一P型井区PW、一浮置栅极FG、一控制栅极CG、一做为漏极用的N+掺杂区D、一做为源极用的N+掺杂区S、一做为基体用的P+掺杂区B及四个偏压端点Vg、Vd、Vb、Vs。另外，表1列出了一传统上使用Chisel写入法的非挥发性记忆单元的各项偏压值。其中，Vdp、Vgp、Vsp、Vbp分别代表漏极写入电压值、栅极写入电压值、源极写入电压值及基体写入电压值，而Vdr、Vgr、Vsr、Vbr分别代表的漏极读取电压值、栅极读取电压值、源极读取电压值及基体读取电压值。特别的是，在表1中可以看出在进行写入时需要一back-gate偏压，即Vbp-Vsp＝-2~-3V，且Vbp亦小于零。而在读取时，Vbr为零。表1 虽然Chisel写入法具有上述的优点，但在表1所列的传统偏压方式中依然存在下列问题。如图1所示，由于在一使用Chisel写入法的非挥发性记忆装置中，Vbp与Vbr间有2~3V的电压差，所以造成在进行写入与读取偏压切换而需改变P井区PW的电位时，必需对源极S与P井区PW间的寄生电容C1以及P井区PW与P型基底PSUB间的寄生电容C2充电，更严重的是，P井区PW与P型基底PSUB间的寄生电容C2相当大且一般所使用的充电泵电路的功率有限，导致需要很长的充电时间。如此使得写入与读取偏压间切换的速度非常慢。另外，如前述，虽然使用Chisel写入法的非挥发性内存不需执行写入检查的动作，但由于写入检查的动作可以提高内存的写入速度，所以在使用Chisel写入法的非挥发性内存中加入写入检查的动作有利于写入速度的提升，但是因为在使用传统偏压方式时，其写入与读取切换速度非常慢，所以不易实行。再者，也因为使用传统偏压方式而造成其源极干扰现象会随组件的增加而增大且热载子会破坏隧穿氧化层使组件可靠度降低。因此，为了解决上述问题，本专利技术提供了一种，可将记忆单元中寄生电容所产生的不良效应去除，且简化偏压电路、增加组件可靠度及减少干扰。本专利技术的目的可以通过以下措施来达到一种，其中该非挥发性内存单元在进行读取及写入时分别使用一基体读取电压值及一基体写入电压值，该方法包括以下步骤改变该基体写入电压值，使改变后的该基体写入电压值与该基体读取电压值间的差值减小；使用改变后的该基体写入电压值进行写入。一种，其中该非挥发性内存单元在进行读取及写入时分别使用一基体读取电压值及一基体写入电压值，该方法包括以下步骤改变该基体写入电压值，使改变后的该基体写入电压值与该基体读取电压值相等；使用改变后的该基体写入电压值进行写入。本专利技术相比现有技术具有如下优点本专利技术提供一种使用源极偏压执行一非挥发性内存单元写入动作的方法。其中，该非挥发性内存单元在进行读取及写入时分别使用一基体读取电压值及一基体写入电压值，该方法包括以下步骤。首先，改变该基体写入电压值，使改变后的该基体写入电压值与该基体读取电压值间的差值减小。接着使用改变后的该基体写入电压值进行写入。其中，改变后的该基体写入电压值与该基体读取电压值间的差值可以为零，即两者相等。因此，本专利技术利用改变内存单元的偏压方式，将基体在进行写入时所需的偏压值改变，使基体在写入及读取时所需的偏压值拉近，以减缓在记忆单元中因寄生电容而产生的不良效应，且增加组件可靠度及减少干扰。为让本专利技术的上述目的、特征及优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。图1是一使用Chisel写入法的非挥发性内存单元结构的示意图；图2A显示了以本专利技术的偏压方式在写入干扰发生时的偏压情形；图2B显示了使用传统偏压方式在写入干扰发生时的偏压情形。符号说明PSUB~P型基底；FG~浮置栅极；CG~控制栅极；D~漏极区；S~源极区；B~基体；PW~P型井区；DNW~深N型井区；Vg、Vd、Vb、Vs~栅极、漏极、基体、源极偏压端点；C1、C2~寄生电容。在本实施例中，使用Chisel写入法的非挥发性内存单元是与在传统偏压方中的相同。因此以下将使用图1并配合表2对本实施例做说明。表2列出了本专利技术的一实施例所使用的各项偏压值。其中可以看出，与表1中传统偏压方式最大的不同在于进行写入时的偏压值均等量正向位移了2~3V，使得Vbp与Vbr相同而均为零。此外，读取时的偏压值并未改变。表2 由于本实施例中的Vbp与Vbr相同，所以在进行写入与读取间的切换时，必需改变的是源极偏压Vsp而不需改变P井区PW的电位，所以仅需对源极D与P井区PW间的寄生电容C1充电，C1的电容值远较P井区PW与P型基底PSUB间的寄生电容C2小。并且，由于改变源极偏压通常是经过一可以提供较大功率的分压器(divider)执行，所以在这种情况下，仅需很短的充电时间而使写入与读取的切换速度大幅提升。因为上述原因，使得在使用Chisel写入法的非挥发性内存中加入写入检查的动作是可行的，同时也不会有为了降低P井区PW与P型基底PSUB间的寄生电容C2而还需使用更多的P井区PW，造成电路面积浪费的情况发生。再由于基体写入电压值Vbp为零，所以没有负偏压的需求，省去了一额外负偏压电路也简化了电路复杂度。另外，图2A显示了以本专利技术的偏压方式在写入干扰发生时的偏压值。其中，Vg＝0V，而其余电压值均与原写入电压值相同。其等效的电压值可以是Vg＝-3V、Vs＝0V、Vb＝-3V、Vd＝3.3V，如图2A所示。图2B则显示了使用传统偏压方式在写入干扰发生时的偏压值。其中，Vg＝0V，而其余电压值均与原写入电压值相同，即Vs＝0V、Vb＝-3V、Vd＝3.3V。比较图2A与2B可以得知，在使用本专利技术的偏压方式产生写入干扰时，与传统的偏压方式比较下，在栅极上会有一相对负向偏压(-3V)产生。这种情况有利于在组件压缩时，不会产生更大的干扰。同时也因为相对负向栅极偏压的产生，较传统偏压方式更能阻止热电子注入浮置栅极(floating gate)而对栅极下方氧化层产生保护作用，使其不受热电子的破坏，因而增加组件的可靠度。虽然本专利技术已以上述的较佳实施例揭露如上，但其并非用以限制本专利技术。位移后的基体写入电压值Vbp亦可不等于基体读取电压值Vbr，只要位移后的基体写入电压值Vbp本文档来自技高网...

【技术保护点】
一种使用源极偏压执行非挥发性内存单元写入动作的方法，其中该非挥发性内存单元在进行读取及写入时分别使用一基体读取电压值及一基体写入电压值，其特征是：该方法包括以下步骤：改变该基体写入电压值，使改变后的该基体写入电压值与该基体读取电压值间的 差值减小；使用改变后的该基体写入电压值进行写入。

【技术特征摘要】
1.一种使用源极偏压执行非挥发性内存单元写入动作的方法，其中该非挥发性内存单元在进行读取及写入时分别使用一基体读取电压值及一基体写入电压值，其特征是该方法包括以下步骤改变该基体写入电压值，使改变后的该基体写入电压值与该基体读取电压值间的差值减小；使用改变后的该基体写入电压值进行写入。2.如权利要求1所述的使用源极偏压执行非挥发性内存单元写入动作的方法，其特征是该非挥发性记忆单元在进行读取及写入时还分别使用一栅极读取电压值、漏极读取电压值、源极读取电压值与门极写入电压值、漏极写入电压值、源极写入电压值。3.如权利要求2所述的使用源极偏压执行非挥发性内存单元写入动作的方法，其特征是还包括随基体写入电压值的改变而改变该栅极写入电压值、漏极写入电压值及源极写入电压值。4.如权利要求3所述的使用源极偏压执行非挥发性内存单元写入动作的方法，其特征是以改变后的基体写入电压值为零，则改变后的该栅极写入电压值、漏极写入电压值、源极写入电压值分别为5~9V、3.8~6.3V、0.5~3...

【专利技术属性】
技术研发人员：陈益民，陈炳动，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]