具有分级基区的横向晶体管,半导体集成电路及制造方法技术

横向ｐｎｐ晶体管包括一个ｐ型的半导体衬底，位于半导体衬底上的ｎ型第一掩埋层，位于第一掩埋层的ｎ型均匀基区，位于均匀基区内的ｎ型第一隔离层，位于均匀基区内部和上表面上的ｐ型第一发射区和第一集电区，位于均匀基区内的分级基区以及位于第一隔离层内的第一基极接触层。分级基区包围了第一主电极区的底部和侧面。介于第一发射区和第一集电区之间的分级基区的掺杂分布是杂质浓度从第一主电极区向第二主电极区逐渐减小。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种半导体集成电路，尤其涉及一种适用在半导体衬底上实现高密度单片集成的横向晶体管衬底的结构。然而，当横向pnp型晶体管的基区宽度Wb增加时，电流增益得到减小而使电性能降低。另外，增加了横向pnp型晶体管所占的面积并导致半导体元件单芯片集成度的不希望的降低。由于这些情况，本专利技术的一个目的就是提出了一种横向晶体管，一种半导体集成电路以及其制造方法，可以通过减少基区宽度Wb来获得第一和第二主电极间的所要求的高击穿电压。如果横向晶体管是横向双极型晶体管BJT，那么“第一主电极区”是指双极型晶体管(BJT)的发射区和集电区中的一个。如果横向晶体管是横向双极型晶体管BJT，“第二主电极区”是指发射区和集电区中的另外一个。例如，如果第一主电极区是发射区，那么第二主电极区是集电区。在第一和第二主电极区之间，由基区所控制的主电流流动以便在第一和第二主电极区之间形成电流通路。本专利技术的另外一个目的是提出了一个横向晶体管，一种半导体集成电路以及其制造方法，可以减少横向晶体管所占用的面积来提高单芯片集成度。本专利技术的另外一个目的是提出了一个横向晶体管，一种半导体集成电路以及其制造方法，能够提高集成横向晶体管的电流增益。本专利技术的另外一个不同目的是提出了一个横向晶体管，一种半导体集成电路以及其制造方法，与早期的横向晶体管的制造方法或者半导体集成电路相比可以通过一个简单的加工过程形成一个高度集成的横向晶体管并且由此实现相当大成本的降低。为了实现上述目的，本专利技术的第一个特征在于横向晶体管包含(a)一个第一导电型的半导体衬底；(b)位于半导体衬底上的第二导电型的掩埋层；(c)位于第一掩埋层上的第二导电型的均匀基区；(d)位于均匀基区内的第二导电类型的隔离层，隔离层从均匀基区的上表面伸出以至可以触及到掩埋层；(e)位于均匀基区内部和上表面上的第一导电型的第一和第二主电极区；以及(f)位于均匀基区内的第二导电型的分级基区包围了第一主电极区底部和侧面，分级基区具有杂质浓度从第一主电极区向第二主电极区减小的掺杂分布。这里，均匀基区和分级基区的组合作为基区。这里，“第一导电型”和“第二导电型”是彼此相反的导电型。也就是说，当第一导电型是n型时第二导电型就是p型，并且反之亦然。根据本专利技术的第一个特征，同早期的横向晶体管相比，相对的增加横向晶体管的分级基区上的杂质浓度是可能的。因此，如果横向晶体管是横向双极型晶体管BJT，通过使分级基区的Wb宽度比早期的横向晶体管较薄而可以得到发射极与集电极间所希望的高击穿电压。当分级基区的宽度Wb减小时，横向晶体管所占用的面积减少，这样半导体集成电路的单芯片集成度可以被提高。除了减小分级基区的的宽度Wb之外，从第一主电极区到第二主电极区杂质浓度的逐渐减小实现了一个最佳的内置漂移电场。因此，被注入到分级基区的载流子的传送效率被增加了，这样可以获得基极传送时间的降低。因此横向晶体管的电流增益被提高了。本专利技术的第二个特征在于一个包括横向晶体管的半导体集成电路，横向晶体管包括(a)一个第一导电型的半导体衬底；(b)位于半导体衬底上的第二导电型的第一掩埋层；(c)位于第一掩埋层上的第二导电型的均匀基区；(d)位于均匀基区内的第二导电型的第一隔离层，第一隔离层从均匀基区的上表面伸出以至可以触及到第一掩埋层；(e)位于均匀基区内部和上表面上的第一导电型的第一和第二主电极区；以及(f)位于均匀基区内的第二导电型的分级基区，它包围了第一主电极区的底部和侧面，分级基区具有杂质浓度从第一主电极区向第二主电极区减小的掺杂分布。这里，均匀基区和分级基区的组合作为横向晶体管的第一基区。根据本专利技术的第二个特征，同早期的横向晶体管相比基区的宽度变得更窄，同时保持集电极和发射极间的所要求的较高的击穿电压是可以获得的。另外，根据第二个特征，通过减少横向晶体管所占的面积可以提高半导体集成电路的单芯片集成度。另外，根据第二个特征，集成的横向晶体管的电流增益被提高了。本专利技术的第三个特征在于制造半导体集成电路的方法包括(a)有选择的在第一导电型的半导体衬底上形成第二导电型的第一扩散区；(b)增长第一扩散区上的第二导电型的外延层以使第一扩散区形成第一掩埋层；(c)有选择的从外延层的上表面扩散第二导电型杂质原子以至形成第二导电型的第一隔离层，这样第一隔离层的底部可以触及到第一掩埋层；(d)有选择的从外延层的上表面扩散第二导电型的杂质原子以至形成第二导电型的分级基区，分级基区的横向位置与第一隔离层的横向位置相分离并且分级基区的纵向位置与第一掩埋层的纵向位置相分离，分级基区具有一个掺杂分布以至杂质浓度从分级基区的中间区域向外围区域减小；(e)在分级基区内部和上表面上形成第一导电型的第一主电极区；以及(f)在外延层的内部和上表面上形成第一导电型的第二主电极区，以至在第一和第二主电极区之间夹入分级基区。根据本专利技术的第三个特征，通过形成第一主电极区所需的热处理使得在第一主电极区的形成之前的分级基区比第一主电极区的边缘部分扩散更深。因此，分级基区邻接于并环绕第一主电极区。通过利用相同扩散窗的扩散自动调准(diffusion self-alignment(DSA))方法而形成分级基区和第一主电极区是可能的。因此，从第一主电极区的边缘部分横向延伸的分级基区扩展宽度在两个方向上都相等并且使掺杂分布的变化率在两个方向上都相等。当分级基区在平面图上形成环形围绕第一主电极区时，环状的分级基区的宽度是一定的。因此，同早期的制造半导体集成电路的方法相比，通过一种简单的加工处理可以得到带有横向晶体管的高集成电路的结构，这样实现了相当大的成本降低。“扩散窗”可以是在氧化硅中提供的窗口，可以用于预沉积(汽相扩散)或用于离子注入。本专利技术的其他的和进一步的目的以及特征在将结合附图而对实施例的说明的理解基础上变得显而易见或者在附上的权利要求中说明，并且这里没有涉及的各种优点对于本专利技术所属领域的普通技术人员来说在实践中是可以被发现的。根据衬底的平面表面来定义诸如“on”，“over”，“under”以及“above”这样的前置词，而不管衬底实际所保持的方向。即使是存在插入层仍说一层在另外一层之上。明白附图中的指示符“+”表示相对强的杂质，指示符“-”表示相对弱的杂质。在上述结构中，正如所理解的，术语“发射极”和“集电极”在不修改结构本身的情况下是可以互换的。(半导体集成电路)如图2A和2B所示，根据本专利技术实施例中的半导体集成电路是一个功率集成电路，其中由纵向npn型晶体管Q2构成的功率晶体管和由横向pnp型晶体管Q1构成的控制功率晶体管的控制晶体管熔合在半导体衬底上。如图2A所示，横向pnp型晶体管(双极型晶体管)Q1的集电极与纵向npn型晶体管(双极型晶体管)Q2的基极相连。另外，横向pnp型晶体管Q1的集电极通过第一负载RL1与电源线Vcc相连。并且纵向npn型晶体管Q2的集电极通过第二负载RL2与电源线Vcc相连。图2B给出了与图2A的等效电路相对应的平面图。功率晶体管Q2具有很高的最大工作电压操作性能和很高的最大工作电流操作性能的大功率操作性能。控制晶体管Q1工作时具有相对低的功率。功率晶体管Q2和控制晶体管Q1单板集成在同一个半导体衬底上。如图2B和2C所示，横本文档来自技高网...

【技术保护点】
一种横向晶体管，包括： 第一导电型半导体衬底； 位于上述半导体衬底上的第二导电型的掩埋层； 位于上述第一掩埋层上的第二导电型的均匀基区； 位于上述均匀基区上的第二导电型的隔离层，隔离层从上述均匀基区的上表面伸展以便可以触及到上述掩埋层； 位于上述均匀基区内部和上表面上的第一导电型的第一和第二主电极区；以及 位于上述均匀基区内的第二导电型的分级基区，包围了第一主电极区底部和侧面，分级基区具有杂质浓度从第一主电极区向第二主电极区减小的掺杂分布。 这里，上述均匀基区和上述分级基区的组合作为第一基区。

【技术特征摘要】
JP 2001-4-25 2001-1281871.一种横向晶体管，包括第一导电型半导体衬底；位于上述半导体衬底上的第二导电型的掩埋层；位于上述第一掩埋层上的第二导电型的均匀基区；位于上述均匀基区上的第二导电型的隔离层，隔离层从上述均匀基区的上表面伸展以便可以触及到上述掩埋层；位于上述均匀基区内部和上表面上的第一导电型的第一和第二主电极区；以及位于上述均匀基区内的第二导电型的分级基区，包围了第一主电极区底部和侧面，分级基区具有杂质浓度从第一主电极区向第二主电极区减小的掺杂分布。这里，上述均匀基区和上述分级基区的组合作为第一基区。2.如权利要求1的横向晶体管，其中，上述第二主电极区形成环形形状，这样的结构使上述第二主电极区环绕着分级基区。3.如权利要求2的横向晶体管，其中，上述第二主电极区形成矩形环状。4.如权利要求1的横向晶体管，进一步还包括位于上述隔离层的上表面的基极接触层。5.如权利要求2的横向晶体管，进一步还包括一个与上述基极接触层相接触的基极引线。6.包含横向晶体管的半导体集成电路，横向晶体管包括第一导电型半导体衬底；位于上述半导体衬底上的第二导电型的第一掩埋层；位于上述第一掩埋层上的第二导电型的均匀基区；位于上述均匀基区上的第二导电型的第一隔离层，第一隔离层从上述均匀基区的上表面伸展以便可以触及到上述掩埋层；位于上述均匀基区内部和上表面上的第一导电型的第一和第二主电极区；以及位于上述均匀基区内的第二导电型的分级基区，包围了第一主电极区底部和侧面，分级基区具有杂质浓度从第一主电极区向第二主电极区减小的掺杂分布。其中，上述均匀基区和上述分级基区的组合作为上述横向晶体管的第一基区。7.如权利要求6的半导体集成电路，进一步包括一个纵向晶体管，纵向晶体管包括位于上述半导体衬底上的第二导电型的第二掩埋层，第二掩埋层作为上述纵向晶体管的第三主电极区的一部分；位于上述第二掩埋层上的第二导电型的漂移区；位于上述漂移区内的第一导电型的第二基区；位于上述第二基区内的第二导电型的第四主电极区。8.如权利要求7的半导体集成电路，进一步包括一个将上述第二主电极区和第二基区连接起来的连接引线。9.如权利要求7的半导体集成电路，进一步包括一个位于上述均匀基区和上述漂移区之间的隔离区单元。10.如权利要求7的横向晶体管，其中，上述第二主电极区形成环形形状，这样的结构使上述第二主...

【专利技术属性】
技术研发人员：山本诚，岩渕昭夫，
申请(专利权)人：三垦电气株式会社，
类型：发明
国别省市：JP[日本]