纵向晶体管、存储装置以及用于制造纵向晶体管的方法制造方法及图纸

一种纵向晶体管（１００），具有设置在半导体衬底（１０１）中的垂直方向上的一源区（１０３）、一漏区（１０９）、一栅极区（１０８）、和一在源区（１０３）与漏区（１０９）之间的沟道区（１０４），其中，栅极区（１０４）具有对源区（１０３）、对漏区（１０９）、和对沟道区（１０４）的电绝缘，并且是如此地围绕沟道区（１０４）设置的，使得栅极区（１０８）和沟道区（１０４）形成一同轴结构。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种纵向晶体管、一种存储装置以及一种用于制造纵向晶体管的方法。
技术介绍
由于计算机技术的迅速发展，存在着对在越来越小的装置上提供越来越大的存储量的存储介质的需求。通常在大的存储单元装置中存储大的数据量。例如采用可在长的时间区间中无信息损失地存储所存储信息的非易失存储器作为存储单元。例如可采用在硅芯片上的晶体管作为非易失性存储器。但是在进一步进展的小型化的情况下，常规的硅微电子学将遇到它的极限。尤其是在这同时每个芯片上几亿晶体管的越来越小的和越密集布置的晶体管的发展，在今后的十年中原则上将遇到物理上的问题。在低于80nm的结构尺寸时量子效应将干扰地影响，并在约30nm以下的尺寸时将制约位于芯片上的元件。芯片上元件的增长的集成密度也会导致在位于芯片上的元件之间所不期望的串扰，并导致废热的剧烈上升。因此，借助于晶体管尺寸的持续发展的微型化来提高晶体管装置的存储密度是一种在不久以后将会遇到物理极限的方案。因此人们谋求具有替代各个晶体管尺寸的逐步微型化的方案。一种用以进一步提高存储密度的方案基于在芯片中垂直地，而不是平面地集成晶体管的基本构思。此时，在提高了晶体管装置中封装密度的情况下，用制造技术上可掌握的和物理上必要的尺寸可以制造纵向晶体管。通常将在闪蒸工艺技术中具有栅极氧化物的特定非易失性存储单元构成为纵向晶体管，因为这些存锗单元需要栅极氧化物的某种厚度。其原因在于，在采用高电压的条件下将隧道效应用于存储单元的编程或清除。此外，纵向晶体管在制造时提供可以自由选择沟道长度的可能性，因此可避免在位置减小的平面晶体管上所出现的击穿效应。然而在纵向晶体管的迄今公知的方案中基本上在芯片上仅仅垂直地制成平面晶体管结构。因此对于公知的纵向晶体管出现了费事和费时的制造方法。其原因就在于，为了避免两个晶体管主电极“源极”和“漏极”之间的击穿效应，沟道长度必须达到足够大。因而这也要求晶体管控制电极“栅极”要达到足够大的面积，以便可以可靠地控制在源极和漏极之间形成的载流子沟道。通过具有按独立权利要求特征的一种纵向晶体管、一种存储装置以及一种用于制造纵向晶体管的方法可解决所述的问题。一种纵向晶体管具有一源区、一漏区、一栅极区、和一在源区和漏区之间的沟道区。源区、沟道区和漏区设置在半导体衬底的垂直方向上。栅极区具有一用于源区、漏区和沟道区的电绝缘。围绕沟道区如此地设置栅极区，使得栅极区和沟道区形成一同轴结构。一种存储装置具有多个本专利技术的纵向晶体管，其中，在半导体衬底中的存储器矩阵中彼此并列地布置纵向晶体管。在一种用于制造纵向晶体管的方法中，首先在半导体衬底上形成一第一导电区，然后在第一导电区上形成一沟道区，随后围绕沟道区首先生成一绝缘层，并然后如此电形成一栅极区，使得一方面沟道区、绝缘层和栅极区形成一同轴结构，而另一方面使得栅极区与第一导电区电绝缘。最后在沟道区上生成与栅极区电绝缘的一第二导电区。下面可以看到本专利技术的优点，其减小了制造方法的费事问题，同时还减小了在芯片上的本专利技术纵向晶体管所需要的体积。如下来实现这一点，基于沟道区和栅极区的同轴结构，尽管降低了沟道长度仍然可获得大的栅极面积。本专利技术的其它优点在于，基于同轴结构降低了制造花费，因为可以借助对称的处理工艺和掩膜工艺来制造同轴结构。例如可以借助选择性的沉淀方法、选择性的刻蚀方法和其它自对准方法来制造同轴结构。因此可以省去制造处理过程的一部分，由此使处理费用大大降低。基于本专利技术纵向晶体管的同轴结构，可获得在平行于半导体衬底表面方向上减小纵向晶体管位置需求的优点。因此可以在具有多个本专利技术纵向晶体管的存储装置中获得一种高的封装密度。因此基于具有多个本专利技术纵向晶体管的存储装置的未来的存储模块可以存储直至一个Gbit的数据量。在按本专利技术的纵向晶体管中，最好借助可施加到栅极区上的电位，使在沟道区中的源区和漏区之间构成的载流子沟道是可同轴收缩的。这具有的优点在于，可以精确地控制载流子沟道的位置，以及在载流子沟道中所传输的载流子，并因而可以精确地控制载流子沟道中流动的电流。此外，基于同轴收缩的同轴结构保证了在源区和漏区之间分布的载流子沟道的可靠控制。因此可以避免在源区和漏区之间所不期望的载流子击穿。按照本专利技术纵向晶体管的一个实施例，在沟道区和栅极区之间的电绝缘具有一由电绝缘层组成的层序列，所述的层序列具有一由两边界层界定的中间层。由此，设置了用于存储电载流子的中间层。此时，电绝缘层最好是一种由一第一氧化物层、一氮化物层和一第二氧化物层组成的氧化物-氮化物-氧化物层序列。最好在沟道区和栅极区之间电绝缘的中间层的一定区域中存储电载流子。在一种氧化物-氮化物-氧化物层序列中，则可以在氮化物层的一定区域中存储电载流子。在按照本专利技术方法的一种优选实施形式中，可获得一种由电绝缘层组成的层序列作为沟道区和栅极区之间的绝缘层。最好在沟道区和栅极区之间的绝缘层的一定区域中存储电载流子。在按照本专利技术方法的一种优选的改进方案中，在沟道区中的第一导电区和第二导电区之间构成一种可以借助可施加到栅极区上的电位来同轴收缩的载流子沟道。最好获得一种由一第一氧化物层、一氮化物层和一第二氧化物层组成的氧化物-氮化物-氧化物层序列作为沟道区和栅极区之间的绝缘层。然后在沟道区和栅极区之间的氮化物层的一定区域中存储电载流子。附图说明下面将结合附图对本专利技术的实施例进行详细描述。其中，相同的参考符号表示相同的部分。附图中图1表示按本专利技术实施例的纵向晶体管的垂直截面图；图2表示按本专利技术实施例的纵向晶体管的水平截面图；图3表示按本专利技术实施例在制造期间第一时刻的纵向晶体管的垂直截面图；图4表示按本专利技术实施例在制造期间第二时刻的纵向晶体管的垂直截面图；图5表示按本专利技术实施例的制造期间第三时刻的纵向晶体管的垂直截面图；图6表示按本专利技术实施例的制造期间第四时刻的纵向晶体管的垂直截面图；图7表示按本专利技术实施例的制造期间第五时刻的纵向晶体管的垂直截面图；图8表示按本专利技术实施例的制造期间第六时刻的纵向晶体管的垂直截面图；图9表示按本专利技术实施例的制造期间第七时刻的纵向晶体管的垂直截面图；图10表示一种具有多个按本专利技术实施例的纵向晶体管的存储装置的水平截面图。具体实施例方式附图1表示按本专利技术实施例的纵向晶体管100的垂直截面图。在由硅制的半导体衬底100中，在纵向晶体管的范围中形成源区103的第一位线设置在主侧面102上。按该实施例采用将低欧姆的掺杂原子注入到半导体衬底100中而制成源区103。按该实施例将砷原子或磷原子用作为掺杂原子。在存储矩阵中的具有多个纵向晶体管100的装置上，可以将源区103作为所有纵向晶体管100而埋入的贯通源区103。一种圆柱对称地围绕垂直于主侧面102取向的对称轴布置(未示出)的沟道区104位于源区103上。按本专利技术所示实施例，沟道区104具有数量级为150nm的直径，并具有最小为150nm的垂直于主侧面102方向的尺寸。沟道区104的垂直于主侧面102方向的尺寸也称为沟道长度。由一第一氧化物层105、一氮化物层106和一第二氧化物层107组成的层序列，以及一栅极区108平行于主侧面102地包围沟道区104。借助层序列105，106，107将栅极区108与沟道区104以及与半导体衬底101，尤其本文档来自技高网...

【技术保护点】
纵向晶体管 .具有一源区， .具有一漏区， .具有一栅极区，和 .具有一在源区和漏区之间的沟道区， .其中，在半导体衬底中的垂直方向上设置源区、沟道区和漏区， .其中，栅极区具有对源区、对漏区和对沟道区的电绝缘，和 .其中，栅极区（１０４）是如此地围绕沟道区布置的，使得栅极区和沟道区（１０４）形成一种同轴结构。

【技术特征摘要】
DE 2001-6-26 10130766.71.纵向晶体管·具有一源区，·具有一漏区，·具有一栅极区，和·具有一在源区和漏区之间的沟道区，·其中，在半导体衬底中的垂直方向上设置源区、沟道区和漏区，·其中，栅极区具有对源区、对漏区和对沟道区的电绝缘，和·其中，栅极区(104)是如此地围绕沟道区布置的，使得栅极区和沟道区(104)形成一种同轴结构。2.按权利要求1的纵向晶体管，其中，沟道区和栅极区之间的所述的电绝缘是由电绝缘层组成的层序列。3.按权利要求1或2的纵向晶体管，其中，借助一种可施加到栅极区上的电位可以同轴收缩在沟道区中的源区和漏区之间构成的电载流子沟道。4.按权利要求1至3之一的纵向晶体管，其中，在沟道区和栅极区之间的所述电绝缘的一定区域中可以存储电载流子。5.按权利要求1至4之一的纵向晶体管，其中，沟道区和栅极区之间的所述的电绝缘是一由一第一氧化物层、一氮化物层和一第二氧化物层组成的氧化物-氮化物-氧化物层序列。6.按权利要求5的纵向晶体管，其中，在氮化物层的一定区域中可以存储电载流子。7.具有多个按权利要求1至6之一的纵向晶体管的存储装置，其...

【专利技术属性】
技术研发人员：P哈格梅耶，
申请(专利权)人：因芬尼昂技术股份公司，
类型：发明
国别省市：DE[德国]