一种降低SiC介电常数的沉积工艺制造技术

本发明专利技术属于半导体集成电路制造工艺技术领域，具体涉及一种有效降低ＳｉＣ介电常数的淀积工艺。随着器件尺寸愈来愈小，互连ＲＣ延迟对器件开启速度影响愈来愈大。目前人们用Ｃｕ和低介电材料来减少ＲＣ互连延迟。在Ｃｕ工艺中人们大多采用ＳｉＣ充当刻蚀停止层／硬掩膜层。但Ｃｕ工艺使用的ＳｉＣ要求其介电常数应尽可能低。本发明专利技术用３ＭＳ和Ｈｅ气体沉积ＳｉＣ，紧接着用Ｈｅ等离子体处理ＳｉＣ膜，然后在炉子中完成退火。本淀积工艺可使其介电常数接近于４，从而降低了ＳｉＣ的介电常数。本发明专利技术工艺简单，容易操作，稳定性好，很适用于大生产线。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术属于半导体集成电路制造工艺
，具体涉及一种降低SiC介电常数的沉积工艺。SiC介质材料通常被用在Cu大马士革结构中，充当Cu阻挡层(底层)/刻蚀停止层(中间)/硬掩膜层(上面)。SiC与氧化硅/低介电材料的刻蚀选择性都比较高，抗反射膜特性也好，能防止Cu扩散；然而其介电常数随工艺变化。在Cu工艺中要求SiC介电常数应尽可能低，以降低整体堆层的有效介电常数。本专利技术提出的有效降低SiC介电常数沉积工艺，是将要淀积的SiC硅片用3MS和He气体淀积SiC；紧接着在同一腔室用He等离子体处理SiC膜，然后在炉子中完成退火，SiC淀积工艺结束。本专利技术中，上述3MS和He气体的流量分别控制为128-192sccm和320-480sccm；SiC淀积温度控制为345-355℃；气压控制为7.8-9.6Torr；SiC淀积过程中RF功率为414-506W；极板间距为392-478mils；淀积时间为43-53秒，特别对45-55nm的SiC如此。本专利技术中，上述用He等离子体处理SiC膜的时间可控制为18-22分钟，温度可控制为345-355℃，气压可控制为7.8-9.6Torr，极板间距可为392-478mils。另外RF＝225-275W，淀积时间可控制为18-22秒，He的流量可控制为1040-1560sccm。本专利技术中，上述的在炉子中完成退火可在N2气氛保护下进行的，其温度可为378-460℃，时间可为16-24分钟。利用本专利技术的SiC制备工艺可以有效降低其k值，使之接近于4.同时本专利技术工艺操作简单，容易集成，稳定性好，很适用于大生产线。3、电极完成后，再将硅片送入炉子(ASM A400)进行退火处理温度420℃；时间20分钟；气氛N2保护。4、退火后，取出硅片，工艺结束。由此工艺制备的SiC的介电常数接近于4。本文档来自技高网...

【技术保护点】
一种降低ＳｉＣ介电常数的淀积工艺，其特征在于将要淀积的ＳｉＣ硅片用３ＭＳ和Ｈｅ气体淀积ＳｉＣ；紧接着在同一腔室用Ｈｅ等离子体处理ＳｉＣ膜，然后在炉子中完成退火。

【技术特征摘要】
1.一种降低SiC介电常数的淀积工艺，其特征在于将要淀积的SiC硅片用3MS和He气体淀积SiC；紧接着在同一腔室用He等离子体处理SiC膜，然后在炉子中完成退火。2.根据权利要求1所述淀积工艺，其特征在于SiC淀积过程中3MS和He气体的流量分别控制为128-192sccm和320-480sccm。3.根据权利要求1或2所述的淀积工艺，其特征在于SiC淀积温度控制为345-355℃，气压控制为7.8-9.6Torr。4.根据权利要求1或2所述的淀积工艺，其特征在于SiC淀积过程中RF功率为414-506W，极板间距为392-478mils，淀积时间为43-...

【专利技术属性】
技术研发人员：缪炳有，徐小诚，
申请(专利权)人：上海华虹集团有限公司，上海集成电路研发中心有限公司，
类型：发明
国别省市：31[中国|上海]