一种半导体纵向器件及其生产方法技术

本申请公开一种半导体纵向器件及其生产方法，其半导体纵向器件的器件主体部依次划分为第一导电类型重掺杂区、第二导电类型轻掺杂区以及第一导电类型漂移区，器件主体部凹设有深沟槽，以分别绝缘放置控制栅电极与屏蔽栅电极；第一导电类型重掺杂区的顶层的一侧区域设置有缺口，该缺口填充为第二导电类型重掺杂区，第一导电类型重掺杂区的顶层的另一侧区域凹设形成浅沟槽，且第二导电类型重掺杂区紧贴深沟槽设置，浅沟槽与第二导电类型重掺杂区之间间隔预设距离以在两者之间形成电阻区，浅沟槽绝缘放置有控制电阻区的特性的电阻控制栅极。本申请可有效降低现有功率半导体纵向器件的穿通击穿电压的温度系数，且结构简单、器件工作时的整体功耗较低。工作时的整体功耗较低。工作时的整体功耗较低。

【技术实现步骤摘要】
一种半导体纵向器件及其生产方法


[0001]本申请涉及功率半导体
，具体涉及一种半导体纵向器件及其生产方法。

技术介绍

[0002]诸如屏蔽栅沟槽半导体场效应晶体管(Shield
‑
gate trench
‑
Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor，简称SGT
‑
MOSFET)等功率半导体纵向器件工作在严苛的温度环境中，其穿通击穿电压受温度影响较大，具有较大的正温度系数(即器件的穿通击穿电压的温度会随电流增大而逐渐增大)，导致器件存在着与温度相关的不稳定性问题，这将会严重影响到这些功率半导体纵向器件的可靠性，同时，因为功率半导体纵向器件的穿通击穿电压的温度系数主要由器件的材料特性决定，难以通过简单的方式改善，这将使得器件面临严峻的可靠性挑战。现有技术中，常用的方法是通过搭建外电路对器件的穿通击穿电压的温度系数进行补偿，以保证器件在使用中具有零温度系数的穿通击穿电压，但是这种搭建的外电路不仅结构复杂，而且会增大器件工作时的整体功耗。

技术实现思路

[0003]本申请实施例提供一种半导体纵向器件及其生产方法，以解决现有功率半导体纵向器件通过搭建外电路对器件的穿通击穿电压的温度系数进行补偿存在结构复杂、增大器件工作时的整体功耗的问题。
[0004]第一方面，本申请提供一种半导体纵向器件，包括第一导电类型衬底、器件主体部、金属化漏极、金属化源极、控制栅电极、屏蔽栅电极以及电阻控制栅极；
[0005]所述器件主体部的底端依次覆盖有所述第一导电类型衬底与所述金属化漏极，所述器件主体部的顶端覆盖有所述金属化源极；
[0006]所述器件主体部由上往下依次划分为第一导电类型重掺杂区、第二导电类型轻掺杂区以及第一导电类型漂移区，所述器件主体部的顶端凹设有一深沟槽，以分别绝缘放置所述控制栅电极与所述屏蔽栅电极；
[0007]所述第一导电类型重掺杂区的顶层的一侧区域设置有缺口，所述缺口填充为第二导电类型重掺杂区，所述第一导电类型重掺杂区的顶层的另一侧区域凹设形成浅沟槽，且所述第二导电类型重掺杂区紧贴所述深沟槽设置，所述浅沟槽位于所述第一导电类型重掺杂区的顶层外侧区域，所述浅沟槽与所述第二导电类型重掺杂区之间间隔预设距离以在两者之间形成电阻区，所述浅沟槽绝缘放置有控制所述电阻区的特性的所述电阻控制栅极。
[0008]可选地，所述第一导电类型衬底为第一导电类型重掺杂衬底，所述第一导电类型漂移区为第一导电类型轻掺杂漂移区。
[0009]可选地，所述深沟槽由上往下依次将所述第一导电类型重掺杂区均分为第一重掺杂半区与第二重掺杂半区，将所述第二导电类型轻掺杂区均分为第一轻掺杂半区与第二轻掺杂半区，及在所述第一导电类型漂移区的顶端形成一U型槽区。
[0010]可选地，所述第一重掺杂半区的顶层的一侧区域设置有一所述缺口，一所述缺口
填充为一所述第二导电类型重掺杂区，所述第一重掺杂半区的顶层的另一侧区域凹设形成一所述浅沟槽，且一所述第二导电类型重掺杂区紧贴所述深沟槽设置，一所述浅沟槽与一所述第二导电类型重掺杂区之间间隔预设距离以在两者之间形成一所述电阻区，一所述浅沟槽绝缘放置有控制一所述电阻区的特性的一所述电阻控制栅极。
[0011]可选地，所述第二重掺杂半区的顶层的一侧区域设置有另一所述缺口，另一所述缺口填充为另一所述第二导电类型重掺杂区，所述第二重掺杂半区的顶层的另一侧区域凹设形成另一所述浅沟槽，且另一所述第二导电类型重掺杂区紧贴所述深沟槽设置，另一所述浅沟槽与另一所述第二导电类型重掺杂区之间间隔预设距离以在两者之间形成另一所述电阻区，另一所述浅沟槽绝缘放置有控制另一所述电阻区的特性的另一所述电阻控制栅极。
[0012]可选地，所述屏蔽栅电极置于所述深沟槽的U型槽区内，且所述屏蔽栅电极与所述U型槽区的内壁之间夹设有绝缘层，使得所述屏蔽栅电极绝缘放置于所述深沟槽内。
[0013]可选地，所述控制栅电极置于所述深沟槽内，且所述控制栅电极位于所述屏蔽栅电极的上方，所述控制栅电极的底端与所述屏蔽栅电极之间、所述控制栅电极的顶端与所述金属化源极之间以及所述控制栅电极的侧壁与所述深沟槽的内壁之间均夹设有所述绝缘层，使得所述控制栅电极绝缘放置于所述深沟槽内。
[0014]可选地，所述控制栅电极的底端延伸至所述U型槽区内。
[0015]可选地，所述控制栅电极的顶端高于所述第二导电类型轻掺杂区的顶端。
[0016]可选地，所述电阻控制栅极与邻近的所述浅沟槽的内壁以及邻近的所述金属化源极之间均夹设有绝缘介质层。
[0017]可选地，第一导电类型为P型，第二导电类型为N型；或，第一导电类型为N型，第二导电类型为P型。
[0018]第二方面，本申请提供一种半导体纵向器件的生产方法，包括以下步骤：
[0019]提供一单晶半导体衬底，所述单晶半导体衬底作为第一导电类型衬底，并在所述半导体衬底的顶侧进行外延生长，形成一器件主体部；
[0020]对所述器件主体部进行刻蚀处理，以在所述器件主体部的顶端向内凹设形成一深沟槽；
[0021]在所述深沟槽内进行多晶半导体的多次淀积与刻蚀，以在所述深沟槽内分别形成绝缘放置的屏蔽栅电极与控制栅电极；
[0022]对所述器件主体部的不同区域进行不同的离子注入，使得所述器件主体部由上往下依次划分为第一导电类型重掺杂区、第二导电类型轻掺杂区以及第一导电类型漂移区，同时，所述第一导电类型重掺杂区的顶层的一侧区域设置有缺口，所述缺口填充为第二导电类型重掺杂区，且所述第二导电类型重掺杂区紧贴所述深沟槽设置；
[0023]对所述第一导电类型重掺杂区的顶层的另一侧区域进行刻蚀处理，以在所述第一导电类型重掺杂区的顶层的另一侧区域凹设形成浅沟槽，同时，所述浅沟槽与所述第二导电类型重掺杂区之间间隔预设距离以在两者之间形成电阻区；
[0024]在所述浅沟槽内进行多晶半导体的淀积与刻蚀，以在所述浅沟槽内形成绝缘放置的控制所述电阻区的特性的电阻控制栅极；
[0025]对所述器件主体部的顶端与所述单晶半导体衬底的底端进行金属化处理，以在所
述器件主体部的顶端形成金属化源极，及在所述单晶半导体衬底的底端形成金属化漏极，得到半导体纵向器件。
[0026]可选地，所述在所述深沟槽内进行多晶半导体的淀积与刻蚀，以在所述深沟槽内分别形成绝缘放置的屏蔽栅电极与控制栅电极的步骤具体包括：
[0027]在所述深沟槽内进行氧化材料的第一次热生长，以在所述深沟槽的内壁第一预设区域形成第一氧化层；
[0028]在所述深沟槽内进行多晶半导体的第一次淀积与刻蚀，以形成屏蔽栅电极，且所述第一氧化层夹设于所述深沟槽的内壁与所述屏蔽栅电极之间；
[0029]在所述深沟槽内进行氧化材料的第一次淀积，以在所述屏蔽栅电极的顶端淀积预设厚本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体纵向器件，其特征在于，包括第一导电类型衬底、器件主体部、金属化漏极、金属化源极、控制栅电极、屏蔽栅电极以及电阻控制栅极；所述器件主体部的底端依次覆盖有所述第一导电类型衬底与所述金属化漏极，所述器件主体部的顶端覆盖有所述金属化源极；所述器件主体部由上往下依次划分为第一导电类型重掺杂区、第二导电类型轻掺杂区以及第一导电类型漂移区，所述器件主体部的顶端凹设有一深沟槽，以分别绝缘放置所述控制栅电极与所述屏蔽栅电极；所述第一导电类型重掺杂区的顶层的一侧区域设置有缺口，所述缺口填充为第二导电类型重掺杂区，所述第一导电类型重掺杂区的顶层的另一侧区域凹设形成浅沟槽，且所述第二导电类型重掺杂区紧贴所述深沟槽设置，所述浅沟槽位于所述第一导电类型重掺杂区的顶层外侧区域，所述浅沟槽与所述第二导电类型重掺杂区之间间隔预设距离以在两者之间形成电阻区，所述浅沟槽绝缘放置有控制所述电阻区的特性的所述电阻控制栅极。2.根据权利要求1所述的半导体纵向器件，其特征在于，所述第一导电类型衬底为第一导电类型重掺杂衬底，所述第一导电类型漂移区为第一导电类型轻掺杂漂移区。3.根据权利要求1所述的半导体纵向器件，其特征在于，所述深沟槽由上往下依次将所述第一导电类型重掺杂区均分为第一重掺杂半区与第二重掺杂半区，将所述第二导电类型轻掺杂区均分为第一轻掺杂半区与第二轻掺杂半区，及在所述第一导电类型漂移区的顶端形成一U型槽区。4.根据权利要求3所述的半导体纵向器件，其特征在于，所述第一重掺杂半区的顶层的一侧区域设置有一所述缺口，一所述缺口填充为一所述第二导电类型重掺杂区，所述第一重掺杂半区的顶层的另一侧区域凹设形成一所述浅沟槽，且一所述第二导电类型重掺杂区紧贴所述深沟槽设置，一所述浅沟槽与一所述第二导电类型重掺杂区之间间隔预设距离以在两者之间形成一所述电阻区，一所述浅沟槽绝缘放置有控制一所述电阻区的特性的一所述电阻控制栅极。5.根据权利要求4所述的半导体纵向器件，其特征在于，所述第二重掺杂半区的顶层的一侧区域设置有另一所述缺口，另一所述缺口填充为另一所述第二导电类型重掺杂区，所述第二重掺杂半区的顶层的另一侧区域凹设形成另一所述浅沟槽，且另一所述第二导电类型重掺杂区紧贴所述深沟槽设置，另一所述浅沟槽与另一所述第二导电类型重掺杂区之间间隔预设距离以在两者之间形成另一所述电阻区，另一所述浅沟槽绝缘放置有控制另一所述电阻区的特性的另一所述电阻控制栅极。6.根据权利要求3所述的半导体纵向器件，其特征在于，所述屏蔽栅电极置于所述深沟槽的U型槽区内，且所述屏蔽栅电极与所述U型槽区的内壁之间夹设有绝缘层，使得所述屏蔽栅电极绝缘放置于所述深沟槽内。7.根据权利要求6所述的半导体纵向器件，其特征在于，所述控制栅电极置于所述深沟槽内，且所述控制栅电极位于所述屏蔽栅电极的上方，所述控制栅电极的底端与所述屏蔽栅电极之间、所述控制栅电极的顶端与所述金属化源极之间以及所述控制栅电极的侧壁与所述深沟槽的内壁之间均夹设有所述绝缘层，使得所述控制栅电极绝缘放置于所述深沟槽内。8.根据权利要求7所述的半导体纵向器件，其特征在于，所述控制栅电极的底端延伸至
所述U型槽区内。9.根据权利要求7所述的半导体纵向器件，其特征在于，所述控制栅电极的顶端高于所述第二导电类型轻掺杂区的顶端。10.根据权利要求1所述的半导体纵向器件，其特征在于，所述电阻控制栅极与邻近的所述浅沟槽的内壁以及邻近的所述金属化源极之间均夹设有绝缘介质层。11.根据权利要求1
‑
10任一项所述的半导体纵向器件，其特征在于，第一导电类型为P型，第二导电类型为N型；或，第一导电类型为N型，第二导电类型为P型。12.一种半导体...

【专利技术属性】
技术研发人员：姜春亮，李伟聪，雷秀芳，
申请(专利权)人：深圳市威兆半导体有限公司，
类型：发明
国别省市：