在杂质扩散区之间具有减小的寄生电容的半导体器件制造技术

在具有由第一导电类型半导体构成的表面层的下层衬底上形成第一层。第一层由电阻高于下层衬底表面层电阻的半导体构成。在第一层的部分表面区中形成第二导电类型的第一杂质扩散区。第一杂质扩散区没有到达下层衬底的表面。在第一层中设置第一导电类型的第二杂质扩散区且在面内方向上与第一杂质扩散区隔开一定的距离。第二杂质扩散区到达下层衬底的表面。在第一和第二杂质扩散区之间设置分隔区。分隔区包括在第一层中形成的沟槽和至少在沟槽部分内部区域中设置的介电材料。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体器件，尤其涉及在半导体衬底中形成的两个邻近的杂质扩散区之间具有减小的寄生电容的半导体器件。
技术介绍
图11A是作为一种光传感器的光电二极管的截面图。在p型硅衬底100的表面上形成由n型硅构成的外延层101。在n型外延层101的表面上形成场氧化膜102以限定多个有源区。在一个有源区中(在图11A的中心区域中的有源区)，形成多个n型阴极区103，彼此隔开一定的距离。在两个邻近的阴极区103之间，形成p型分隔区104。用抗反射膜105覆盖形成有阴极区103和分隔区104的有源区104的表面。在邻近形成有阴极区103的有源区的每一有源区(图11A中右侧和左侧的有源区)中形成p型阳极引线区106。p型阳极引线区106的底部到达p型硅衬底100。阴极区103和p型硅衬底100构成光电二极管。p型硅衬底100用作光电二极管的阳极。这种光电二极管作为光拾取器件被广泛应用，与光电转换器件(典型地是光盘，例如DVD和CD)一起应用，作为具有光电转换功能的光传感器。随着激光束的波长变得更短，期望与光盘一起应用的光传感器能够高速工作。为了实现稳定的高速工作，期望减小光传感器中各种类型的寄生电容和防止漏电流。如图11A所示的光传感器在阴极区103和邻近的阳极区106之间、在阴极区103和p型硅衬底100之间和在阴极区103和分隔区104之间具有寄生电容。为了确保稳定的高速工作，期望减小这些寄生电容。图11B是寄生电容被部分地减小的常规光传感器的截面图。在阴极区103和阳极引线区106之间，形成通过场氧化膜102的沟槽108，沟槽到达p型硅衬底100的表面层。在沟槽108的底部和内侧壁上形成硅氧化膜，并用多晶硅填充沟槽108。在p型硅衬底100和n型外延层101的与沟槽108接触的区域中形成p型高杂质浓度区109。此p型高杂质浓度区109防止漏电流经由沟槽108底部流动。因为在沟槽108的侧壁上形成介电常数低于硅介电常数的薄氧化硅膜，可以减小在阴极区103和阳极引线区106之间的寄生电容。虽然可以减小在如图11B所示光传感器的阴极区103和阳极引线区106之间的寄生电容，但是不能减小在阴极区103和p型硅衬底100之间和在阴极区103和分隔区104之间的寄生电容。因为p型高杂质浓度区109形成在沟槽108周围，在阴极区103和p型高杂质浓度区109之间新形成了寄生电容。
技术实现思路
本专利技术的目的是提供一种在两个相反导电类型的杂质扩散区之间具有减小的寄生电容的半导体器件。根据本专利技术的一个方面，提供一种半导体器件，包括至少具有由第一导电类型半导体构成的表面层的下层衬底；第一层，形成在下层上或上方且由电阻高于下层衬底表面层电阻的半导体构成；第一杂质扩散区，形成在第一层的部分表面区中且掺杂有与第一导电类型相反的第二导电类型的杂质，第一杂质扩散区没有到达下层衬底的表面；第二导电类型的第二杂质扩散区，设置在第一层中且在面内方向上与第一杂质扩散区隔开一定的距离，第二杂质扩散区到达下层衬底的表面；和第一分隔区，设置在第一和第二杂质扩散区之间且包括在第一层中形成的沟槽和至少在沟槽的部分内部区域中设置的介电材料。在第一杂质扩散区和下层衬底之间设置具有高电阻的第一层。因此可以减小在第一杂质扩散区和下层衬底之间的寄生电容。因为介电材料设置在构成第一分隔区的沟槽中，可以减小在第一和第二杂质扩散区之间的寄生电容。附图说明图1是根据第一实施例光传感器的平面图。图2是根据第一实施例光传感器的截面图。图3是在第一实施例光传感器的沟槽侧面沿深度方向的杂质浓度分布示图。图4是在第一实施例光传感器的沟槽和分隔区之间的结区截面示图。图5是根据第二实施例光传感器的平面图。图6是根据第三实施例光传感器的平面图。图7是根据第四实施例光传感器的平面图。图8是根据第五实施例光传感器的平面图。图9是根据第六实施例光传感器的平面图。图10A到10G是说明具有与双极晶体管集成的第一实施例光传感器的半导体器件的制造方法的截面图。图11A和11B是常规光传感器的截面图。具体实施例方式图1是根据本专利技术第一实施例半导体光传感器的平面图。在半导体衬底的表面层中设置其平面形状与正方形的外围形状一致的沟槽2。分隔区3与由沟槽2限定的正方形的相对两边的中心相互连接以把沟槽2的内部分割成四个区。分隔区3的末端与沟槽2的侧壁邻接。阴极区1a到1d设置在由分隔区3分割的四个区中。设置1a到1d的每一个阴极区与沟槽2和分隔区3隔开一定的距离。阴极区1a到1d的表面和分隔区3由正如后面将要说明的抗反射膜覆盖。穿过与阴极区1a到1d相对应并在其内部的抗反射膜形成电极引线开口4a到4d。一个阳极引线区5环绕沟槽2的外侧。另一个沟槽6环绕阳极引线区5的外侧。图2是沿图1所示的点划线A2-A2的截面图。在具有1×1014到1×1018cm-3杂质浓度的p型硅衬底10的表面层中，掺杂p型杂质以形成具有大约1×1017cm-3峰值浓度的p型高杂质浓度层11。在该p型高杂质浓度层11上形成p型外延层12，p型外延层12大约10到20μm厚，在它的上表面侧的p型杂质的浓度等于或低于1×1014cm-3。在p型外延层12上形成具有大约5×1015cm-3杂质浓度和0.8到2μm厚度的n型外延层13。在n型外延层13的表面上形成场氧化膜15以限定多个有源区。在如图2所示的中心有源区中的n型外延层13中形成n型阴极区1a和1b。虽未在图2中画出，阴极区1c和1d也形成在该有源区中。阴极区1a-1d是掺杂有磷并具有1×1015到1×1020cm-3杂质浓度的n型杂质扩散区。阴极区1a到1d到达p型外延层12的上表面。也可以应用阴极区1a到1d不到达p型外延层12的上表面的结构。在阴极区1a和1b之间的n型外延层13中形成分隔区3。分隔区3是掺杂有硼并具有1×1016到1×1020cm-3杂质浓度的p型杂质扩散区。分隔区3与阴极区1a和1b电隔离并防止了在其间的漏电流流动。优选使分隔区3的深度等于或浅于阴极区1a-1d的深度。在阴极区1a和1b形成于其中的有源区的表面上形成抗反射膜16。抗反射膜16具有氧化硅膜和氮化硅膜的双层结构以减低相对于在接收波长范围内的光的反射率。在与阴极区1a和1b形成于其中的有源区相邻的有源区中形成阳极引线区5。阳极引线区5是掺杂有硼并具有1×1016到1×1020cm-3杂质浓度的p型杂质扩散区。阳极引线区5从n型外延层13的上表面延伸到p型高杂质浓度层11。正如后面将要说明的，通过两个离子注入过程形成阳极引线区5，其中一个过程在形成n型外延层13之前而另一个过程在形成n型外延层13之后。在阴极区1a和阳极引线区5之间和在阴极区1b和阳极引线区5之间施加反偏电压。在阴极区1a和1b设置于其中的有源区和阳极引线区5设置于其中的有源区之间形成沟槽2。形成另一沟槽6以与沟槽2一起环绕阳极引线区5。沟槽2和6延伸到稍微浅于p型高杂质浓度层11和p型外延层12之间边界的深度并具有大约1μm的宽度。在沟槽2和6的底部及内部侧壁上形成大约0.3μm厚的氧化硅膜18。多晶硅填充物19被掩埋到沟槽2和6中。在接触沟槽2和6的p型外延层12的部分区域中形成重掺杂有硼的沟道停止扩散区20。n-沟本文档来自技高网...

【技术保护点】
一种半导体器件，包括： 至少具有由第一导电类型半导体构成的表面层的下层衬底； 第一层，形成在所述下层上或上方且由具有电阻高于所述下层衬底表面层电阻的半导体构成； 第一杂质扩散区，形成在所述第一层的部分表面区中且掺杂有与第一导电类型相反的第二导电类型的杂质，所述第一杂质扩散区没有到达所述下层衬底的表面； 第一导电类型的第二杂质扩散区，设置在所述第一层中且在面内方向上与所述第一杂质扩散区隔开一定的距离，所述第二杂质扩散区到达所述下层衬底的表面；和 第一分隔区，设置在所述第一和第二杂质扩散区之间且包括在所述第一层中形成的沟槽和至少在沟槽的部分内部区域中设置的介电材料。

【技术特征摘要】
JP 2002-3-22 081041/20021.一种半导体器件，包括至少具有由第一导电类型半导体构成的表面层的下层衬底；第一层，形成在所述下层上或上方且由具有电阻高于所述下层衬底表面层电阻的半导体构成；第一杂质扩散区，形成在所述第一层的部分表面区中且掺杂有与第一导电类型相反的第二导电类型的杂质，所述第一杂质扩散区没有到达所述下层衬底的表面；第一导电类型的第二杂质扩散区，设置在所述第一层中且在面内方向上与所述第一杂质扩散区隔开一定的距离，所述第二杂质扩散区到达所述下层衬底的表面；和第一分隔区，设置在所述第一和第二杂质扩散区之间且包括在所述第一层中形成的沟槽和至少在沟槽的部分内部区域中设置的介电材料。2.根据权利要求1的半导体器件，还包括至少在所述第一杂质扩散区的部分表面区上形成的抗反射膜。3.根据权利要求1的半导体器件，还包括向所述第一和第二杂质扩散区施加反偏电压的电极。4.根据权利要求1的半导体器件，其中所述第一层包括第一下层和在第一下层上形成的第一上层，第一下层位于从第一上层到下层衬底侧之间并由第一导电类型的半导体构成，且具有比第一导电类型的所述下层衬底的表面层的杂质浓度低的杂质浓度。5.根据权利要求4的半导体器件，其中所述第一分隔区到达比第一上层和下层之间的界面深的位置。6.根据权利要求1的半导体器件，还包括在邻近所述第一杂质扩散区的所述第一层中设置的第三杂质扩散区，在面内方向上与所述第一和第二杂质扩散区隔开一定的距离，并掺杂有第二导电类型的杂质，所述第三杂质扩散区不到达所述下层衬底的表面；和在所述第一和第三杂质扩散区之间的所述第一层中设置的第二分隔区，所述第二分隔区与所述第一和第三杂质扩散区电隔离，其中所述第一分隔区也设置在所述第二和第三杂质扩散区之间。7.根据权利要求6的半导体器件，其中所述第二分隔区包括掺杂有第一导电类型杂质的区。8.根据权利要求7的半导体器件，其中所述第二分隔区与所述第一分隔区接触。9.根据权利要求8的半导体器件，其中除了用于形成所述第二分隔区的杂质注入外，第二分隔区的与第一分隔区接触的区还掺杂有第一导电类型的杂质。10.根据权利要求1的半导体...

【专利技术属性】
技术研发人员：浅野祐次，加藤盛央，濑户山孝男，福岛稔彦，夏秋和弘，
申请(专利权)人：富士通株式会社，夏普株式会社，
类型：发明
国别省市：JP[日本]