半导体器件的制造方法技术

本发明专利技术公开了一种半导体器件的制造方法。目的在于：在包含Ｓｉ和Ｓｉ以外的ＩＶ族元素的半导体器件的制造方法下，抑制为污染物质的Ｓｉ以外的ＩＶ族元素给半导体器件造成的污染、二次污染。靠外延生长形成含污染物质的Ｓｉ／ＳｉＧｅ膜以后，马上通过湿蚀刻来将形成在半导体衬底背面的Ｓｉ／ＳｉＧｅ膜除去。或者是，在容器内对Ｓｉ／ＳｉＧｅ膜进行了伴随加热的处理后，再利用该容器让晶圆空走。借助此法，既可抑制通过夹持晶圆的台子、机器人臂或者真空钳等而发生二次污染，也可抑制不包含Ｓｉ以外的ＩＶ族元素的半导体器件的制造步骤所共用的容器被污染。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及，特别是有包含Si及Si以外的IV族元素(以下称其为污染物质)的半导体层的半导体器件。图5(a)到图8(b)皆为剖视图，示出了现有的包括异质结双极型晶体管的半导体器件的制造步骤的一个例子。首先，在图5(a)所示的步骤下，准备由以电阻率例如为10～15Ω·cm的(100)面为主面的单晶硅制成的P型半导体衬底200，进行以抗蚀膜(未示)为注入屏蔽的离子注入，而在半导体衬底200上的双极型晶体管形成区形成N型埋入层201。之后，除去抗蚀膜并进行完热处理后，再让结晶硅层进行外延生长，而在衬底的主面一侧形成N型外延层202。其次，在半导体衬底200的主面一侧的埋入层201两侧的区域形成此埋入层201还深的沟(trench)，并进行热氧化来氧化深沟的表面部分。而且，在衬底的整个面上沉积多晶硅膜203后，再进行回蚀而用多晶硅膜203把深沟填起来。其次，在图5(b)所示的步骤下，先形成让浅沟形成区开了口的抗蚀膜204，再以它作为蚀刻屏蔽来蚀刻半导体衬底200，而在半导体衬底200的主面一侧形成浅沟205。其次，在图5(c)所示的步骤下，在衬底的主面一侧沉积第一氧化硅膜206后，再利用化学机械磨平法(以下称其为CMP)等进行平坦化处理，用第一氧化硅膜206将所有浅沟205填好。这之后，再将N型杂质注入接触金属电极的接触部分而形成接触引出层207。其次，在图5(d)所示的步骤下，在衬底的整个面上沉积第二氧化硅膜208后，再在第二氧化硅膜208上沉积第一多晶硅膜209。之后，在衬底的主面一侧形成有开口部分的抗蚀膜210，再进行以它为屏蔽的蚀刻来将氧化硅膜208和第一多晶硅膜209图案化，以形成包括双极型晶体管的基极形成区的接触开口部Aco。其次，在图6(a)所示的步骤下，进行选择外延生长，而在基极形成区上形成包括SiGe层及Si层的P型真基极层211。此时，在衬底的主面一侧及背面一侧也形成P型多晶Si/SiGe膜212。在让真基极层211进行选择外延生长的情况下，若真基极层211的生长膜厚变厚，就有以下可能性，即选择性遭到破坏，氧化硅膜上也生长多晶Si/SiGe膜212，而成为产生造成半导体元件不良的粒子的原因。因此，多数情况是事先形成第一多晶硅膜209作多晶Si/SiGe膜212的种子(seed)层。其次，在图6(b)所示的步骤下，在衬底的整个面上沉积第三氧化硅膜213。其次，在图6(c)所示的步骤下，在衬底的主面一侧形成抗蚀膜214，再通过进行以它为屏蔽的蚀刻而在真基极层211的中央部分上和Si/SiGe膜212上留下第三氧化硅膜213。其次，在图6(d)所示的步骤下，在衬底的整个面上，沉积P型多晶硅膜215后，再在多晶硅膜215上沉积第四氧化硅膜216。其次，在图7(a)所示的步骤下，在衬底的主面一侧形成抗蚀膜217，再进行以它为屏蔽的蚀刻，而把多晶硅膜215及第四氧化硅膜216图案化。这样，就形成了发射区开口部分Aem，而使第三氧化硅膜213的中央部分从发射区开口部分Aem的底部露出来。其次，在图7(b)所示的步骤下，在衬底的整个面上，沉积第五氧化硅膜218后，再在第五氧化硅膜218上形成例如N型多晶硅膜219，并回蚀第五氧化硅膜218和多晶硅膜219，而让第五氧化硅膜218和多晶硅膜219作为侧壁留在发射区开口部分Aem的侧面。之后，进行湿蚀刻来除去第三氧化硅膜213中从发射区开口部分Aem的底部露出的部分，以让真基极层211的中央部分露出来。也就是说，形成在第一多晶硅膜209上的Si/SiGe膜212也露出来了。需提一下，第五氧化硅膜218的端部也受到湿蚀刻作用而向外移动(后退)。其次，在图7(c)所示的步骤下，在衬底的整个面上，形成N型多晶硅膜220后，再利用急速热处理法(RTA)等进行热处理。这样，多晶硅膜220中的N型杂质就扩散到真基极层211中，而形成发射层221。其次，在图8(a)所示的步骤下，在衬底的主面一侧形成抗蚀膜222，再进行以抗蚀膜222为屏蔽的蚀刻，而把多晶硅膜220、第五氧化硅膜218及第四氧化硅膜216图案化，以使多晶硅膜220成为发射区引出电极。这时，形成在第二氧化硅膜208上的第一多晶硅膜209及多晶硅膜215也同时被图案化，第一多晶硅膜209及多晶硅膜215就成为基区引出电极。其次，在图8(b)所示的步骤下，在衬底的主面一侧沉积第六氧化硅膜223作层间绝缘膜后，再利用化学机械磨平法(CMP)等将第六氧化硅膜223的表面平坦化。还通过光刻和蚀刻，在第六氧化硅膜223的一部分上形成接触窗。最后，再利用溅射法，在接触窗内及第六氧化硅膜223上沉积Al合金膜，之后，再通过光刻和蚀刻将Al合金膜图案化而形成Al布线224。经过以上步骤，就能制成有异质结双极型晶体管的半导体器件。需提一下，虽在图5(a)～图8(b)中未示，也有在半导体衬底200上既形成双极型晶体管，也形成CMOS元件的时候。然而，在现有的下，处理含有Ge这样的对Si器件的特性有不良影响的污染物质的晶圆时，都要设置专用的生产线，而和没有污染的晶圆分开来处理，这是很一般的技术。制造DRAM等半导体器件时一般都是这样做的。具体而言，将没有污染的步骤(光罩步骤)、由于硅化钨等的污染而受害一般的步骤(硅化步骤)、由于铝、铜等的污染而受害颇深的步骤(布线步骤)分开来进行，每一个步骤下都采用专用的半导体制造装置来处理晶圆。之所以能建立起这样的生产线，是因为使用该生产线制造的半导体器件为大批量，而可把半导体制造装置的运转率设得很高之故。在现有的半导体器件生产线下，为避免半导体器件的性能由于污染而恶化，以下情况是没有过的即包含污染物质的晶圆和不包含污染的晶圆，在同一个生产线下共用基本相同的制造装置来制造。另一方面，有Si/SiGe异质结的异质结型元件(以下，仅称其为SiGe元件)会因为含有锗而作高性能半导体元件用，但从锗为CMOS元件的污染物质这一角度来看，就有必要如上所述设置SiGe元件专用生产线来制造SiGe元件了。若不使用专用生产线，栅极氧化膜的膜质和可靠性就都有可能下降。例如，在形成厚20nm的栅极氧化膜而测量Qbd(到击穿为止的电荷量charge to breakdown)，并求出了累积故障为50％后，被锗强制污染的晶圆(Ge浓度2.5～8×1012atoms/cm2)的Qbd在0.2～0.9C/cm2之间。这个值和未遭到污染的晶圆(Ge浓度在检测极限值1×109atoms/cm2以下)的2.0～3.0C/cm2相比，低了很多，由此可知耐压值很低。然而，为能在不对Si元件造成坏影响的情况下制造SiGe元件而设置专用生产线的话，对品种多生产量少的产品来说，成本相对地就变高，这对实际生产无益。而且，一般是用比CMOS元件旧一个技术时代以上的生产线制造SiGe元件。这是因为进行最先进的微细加工的生产线要使用价格昂贵的制造装置，装置的折旧额就很高，尽管它用于制造运转率很高的CMOS元件是可以的，但在用于制造运转率低的SiGe元件时经济上就很不合算了。因此，以批量生产为基础的SiGe元件靠微细化带来的高性能化就比CMOS元件靠微细化带来的高性能化要晚。由以上理由可知在共用既有的生产线制造SiGe元件的时候就存本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，该半导体器件包括含有Ｓｉ及Ｓｉ以外的Ⅳ族元素的半导体层，其特征在于：包括：在衬底的整个面上形成所述半导体层的步骤（ａ）；及接着所述步骤（ａ），将在所述步骤（ａ）中所形成的半导体层中位于所述衬底背面的部分除去的步 骤（ｂ）。

【技术特征摘要】
JP 2002-4-1 2002-0991631.一种半导体器件的制造方法，该半导体器件包括含有Si及Si以外的IV族元素的半导体层，其特征在于包括在衬底的整个面上形成所述半导体层的步骤(a)；及接着所述步骤(a)，将在所述步骤(a)中所形成的半导体层中位于所述衬底背面的部分除去的步骤(b)。2.根据权利要求第1项所述的半导体器件的制造方法，其特征在于所述步骤(b)借助用了含氟酸和硝酸的混合液的湿蚀刻来进行。3.根据权利要求第1项所述的半导体器件的制造方法，其特征在于在所述步骤(a)下，至少在一部分形成含有Si1-x-yGexCy层(0≤x≤1，0≤y≤1，x+y＞0)的半导体层作所述半导体层。4.根据权利要求第3项所述的半导体器件的制造方法，其特征在于在所述步骤(a)下，以顺序叠层所述Si1-x-yGexCy层和Si层而构成的叠层膜作所述半导体层。5.根据权利要求第1项到第4项中之任一项所述的半导体器件的制造方法，其特征在于还包括在所述步骤(b)后在容器内进行将所述半导体层加热的步骤；及在所述伴随加热的处理后在所述容器内进行空走的步骤。6.根据权利要求第1项到第4项中之任一项所述的半导体器件的制造方法，其特征在于还包括在所述步骤(b)后形成布线的步骤；及就在形成所述布线的步骤之前将所述半导体层图案化的步骤。7.根据权利要求第1项到第4项中之任一项所述的半导体器件的制造方法，其特征在于还包括在所述步骤(b)之后，在所述半导体层的一部分上形成硅化物层的步骤；及就在形成所述硅化物的步骤之前，将所述半导体层图案化的步骤。8.一种半导体器件的制造方法，该半导体器件包括含有Si及Si以外的IV族元素的半导体...

【专利技术属性】
技术研发人员：野竹秀典，大西照人，浅井明，青木成刚，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]