半导体器件制造技术

本发明专利技术给出一种半导体器件，包含：第一绝缘膜，沉积在半导体衬底上；互连开口部分，形成在第一绝缘膜中；互连，置于互连开口部分中；以及第二绝缘膜，形成在第一绝缘膜和互连上。所述互连具有：第一导电膜；第二导电膜，由化学气相沉积或ＡＬＤ通过第一导电膜形成，由钛硅氮、钽硅氮、氮化钽和氮化钛中的任意一种组成；第三导电膜，通过第一和第二导电膜形成，由具有和铜的优良粘合性的材料组成；以及第四导电膜，通过第一、第二和第三导电膜形成，主要成分为铜。本发明专利技术使得有可能改善主要由铜组成的导电膜和另一具有阻挡铜扩散的功能的导电膜—每层导电膜都构成半导体器件的互连—之间的粘合。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体器件的制造方法和半导体器件技术，尤其涉及在用于半导体器件的制造方法和使用主要由铜组成的导电膜作为互连材料的半导体器件上时很有效的技术。
技术介绍
内嵌互连结构基于称为镶嵌技术的金属化技术来形成，通过在互连开口部分——例如形成在绝缘膜中的互连沟或孔——中埋入互连材料来实现。主要的互连材料为铜，然而，它与其它金属——例如铝——相比，会扩散到绝缘膜中，因而通过在主要由铜组成的互连形成导电膜和绝缘膜之间插入薄的导电阻挡膜，抑制或防止了内嵌互连的铜向绝缘膜中的扩散。在例如日本未审查专利公布号Hei 11(1999)-233631中描述了涉及半导体器件的阻挡金属膜的技术。其中公开的是在层间绝缘膜中形成接触孔然后在接触孔中、层间绝缘膜上利用PVD和CVD结合形成多层阻挡金属膜的技术。在日本未审查专利公布号2000-40672中公开了利用钽(Ta)和氮化钽(TaN)形成导电阻挡膜的技术。
技术实现思路
根据本专利技术者所调查的技术，利用例如金属有机化学气相沉积(MOCVD)形成的钛硅氮(TiSiN)单层膜用作利用铜作为上述主要互连材料的内嵌互连的上述导电阻挡膜。这使得有可能提高连接在不同两层之间的孔中的导电阻挡膜的覆盖特性，从而提高铜在孔中的埋入特性并抑制或防止孔中电阻的升高。然而，本专利技术者通过进一步的调查首次发现，当钛硅氮单层膜用作导电阻挡膜时，由于单层膜和铜之间的不充分粘合，连接在不同两层之间的孔中会发生导电失效或电迁移，从而这样的导电阻挡层就没有发挥充分的功能。尤其在半导体器件中，用于连接不同层的孔趋向于小型化，从而孔中的上述问题变得日益突出。本专利技术的一个目的是给出能够提高主要由铜组成的导电膜和另一具有阻挡铜扩散的特性导电膜之间的粘合的技术，其中，每层导电膜构成半导体器件的一个互连。通过此处的说明和附图，将清楚看出本专利技术的上述目标和其它目标及其新颖特点。下面将简要描述本申请所公开的专利技术中典型的专利技术。在本专利技术的一个方面中，在主要由铜组成的导电膜和另一通过化学气相沉积形成且具有阻挡铜扩散特性的导电膜——每层导电膜都形成在互连开口部分中——之间，形成了又一由具有良好粘合性的材料制成的导电膜。在本专利技术的另一方面中，具有阻挡铜扩散特性并由化学气相沉积形成的导电膜通过另一处于互连开口部分中的导电膜而形成，互连开口部分形成在介电常数低于氧化硅膜的低介电常数绝缘膜中，然后通过这两层导电膜进一步形成主要由铜组成的导电膜。在本专利技术的又一方面中，上述由化学气相沉积形成并具有阻挡铜扩散特性的导电膜由下列任何一种制成钛硅氮、钽硅氮、氮化钽和氮化钛。下面将简要描述根据本专利技术典型方面的半导体器件的代表性实施例。(1)半导体器件的制造方法，包含如下步骤(a)在半导体衬底上沉积第一绝缘膜，(b)在第一绝缘膜中形成互连开口部分，(c)在第一绝缘膜上、互连开口部分中形成第一导电膜，(d)由化学气相沉积或ALD在第一导电膜上形成第二导电膜，第二导电膜由下列任何一种制成钛硅氮、钽硅氮和氮化钛，(e)在第二导电膜上形成第三导电膜，第三导电膜由具有和铜的良好粘合性的材料制成，(f)在第三导电膜上形成由铜组成或主要由铜组成的第四导电膜，用第四导电膜掩埋互连开口部分，以及(g)除去第一、第二、第三和第四导电膜，只在互连开口部分中留下第一、第二、第三和第四导电膜，从而在互连开口部分中形成具有第一、第二、第三和第四导电膜的互连。(2)半导体器件的制造方法，包含如下步骤(a)在半导体衬底上沉积介电常数低于氧化硅的第一绝缘膜，(b)在第一绝缘膜中形成互连开口部分，(c)在第一绝缘膜上、互连开口部分中形成第一导电膜，(d)由化学气相沉积或ALD在第一导电膜上形成第二导电膜，第二导电膜由下列任何一种制成钛硅氮、钽硅氮、氮化钽和氮化钛。(e)在第二导电膜上形成由铜组成或主要由铜组成的第四导电膜，用第四导电膜掩埋互连开口部分，(f)除去第一、第二和第四导电膜，只在互连开口部分中留下第一、第二和第四导电膜，从而在互连开口部分中形成具有第一、第二和第四导电膜的互连；以及(g)在第一绝缘膜和互连上沉积第二绝缘膜。(3)半导体器件的制造方法，包含如下步骤(a)在半导体衬底上的第一互连上沉积第一绝缘膜，(b)在第一绝缘膜上形成第二绝缘膜，(c)在第一绝缘膜中形成用于和第一互连相连的孔，并在第二绝缘膜中形成用于和该孔相连的互连沟，(d)在互连沟和孔中每个的侧壁和底表面上形成第一导电膜，(e)由化学气相沉积或ALD在第一导电膜上形成第二导电膜，第二导电膜由下列任何一种制成钛硅氮、钽硅氮、氮化钽和氮化钛，(f)在第二导电膜上形成第三导电膜，第三导电膜由具有和铜的良好粘合性的材料制成；以及(g)形成由铜组成或主要由铜组成的第四导电膜，用第四导电膜掩埋互连沟和孔。(4)半导体器件的制造方法，包含如下步骤(a)在半导体衬底上的第一互连上沉积介电常数低于氧化硅的第一绝缘膜和第二绝缘膜，(b)在第一绝缘膜中形成用于和第一互连相连的孔，并在第二绝缘膜中形成用于和该孔相连的互连沟，(c)在互连沟和孔中每个的侧壁和底表面上形成第一导电膜，第一导电膜由具有和第一绝缘膜和第二绝缘膜的良好粘合性的材料组成，(d)由化学气相沉积或ALD在第一导电膜上形成第二导电膜，第二导电膜由下列任何一种制成钛硅氮、钽硅氮、氮化钽和氮化钛；以及(e)形成由铜组成或主要由铜组成的第四导电膜，用第四导电膜掩埋互连沟和孔。(5)根据项目(1)的半导体器件制造方法，其中第三导电膜具有阻挡铜扩散的特性。(6)根据项目(1)的半导体器件制造方法，其中第三导电膜由物理气相沉积形成。(7)根据项目(1)的半导体器件制造方法，其中第三导电膜由下列任何一种制成钽、钛、氮化钽、氮化钛、钽和氮化钽的叠层膜以及钛和氮化钛的叠层膜。(8)根据项目(1)的半导体器件制造方法，其中第一导电膜由具有和第一绝缘膜的良好粘合性的材料制成。(9)根据项目(1)的半导体器件制造方法，其中第一导电膜由具有和铜的良好粘合性的材料制成。(10)根据项目(1)的半导体器件制造方法，其中第一导电膜具有阻挡铜扩散的特性。(11)根据项目(1)的半导体器件制造方法，其中第一导电膜由物理气相沉积形成。(12)根据项目(1)的半导体器件制造方法，其中第一导电膜由下列任何一种制成钽、钛、氮化钽、氮化钛、钽和氮化钽的叠层膜以及钛和氮化钛的叠层膜。(13)根据项目(1)的半导体器件制造方法，其中第一绝缘膜为介电常数低于氧化硅的绝缘膜。(14)半导体器件的制造方法，包含下列步骤(a)在半导体衬底上形成第一绝缘膜，(b)在第一绝缘膜中形成互连开口部分，(c)由化学气相沉积或ALD在第一导电膜上、互连开口部分中形成第二导电膜，第二导电膜由下列任何一种制成钛硅氮、钽硅氮、氮化钽和氮化钛，(d)在第二导电膜上形成第三导电膜，第三导电膜由具有和铜的良好粘合性的材料制成，(e)在第三导电膜上形成由铜组成或主要由铜组成的第四导电膜，用第四导电膜掩埋互连开口部分，(f)除去第二、第三和第四导电膜，只在互连开口部分中留下第二、第三和第四导电膜，从而在互连开口部分中形成具有第二、第三和第四导电膜的互连，以及(g)在第一绝缘膜和互连上沉积第二绝缘膜。(15)半导体器件的制造方法，包含下列步骤(本文档来自技高网...

【技术保护点】
半导体器件，包含：（ａ）第一绝缘膜，沉积在半导体衬底上；（ｂ）互连开口部分，形成在第一绝缘膜中；（ｃ）互连，置于互连开口部分中；以及（ｄ）第二绝缘膜，沉积在第一绝缘膜和互连上，所述互连具有：第一导电膜，形成在互连开口 部分中；第二导电膜，由化学气相沉积或ＡＬＤ通过第一导电膜形成在互连开口部分中，由钛硅氮、钽硅氮、氮化钽和氮化钛中的任意一种组成；第三导电膜，通过第一和第二导电膜形成在互连开口部分中，由具有和铜的优良粘合性的材料组成；以及第四导电 膜，通过第一、第二和第三导电膜形成在互连开口部分中，主要成分为铜。

【技术特征摘要】
JP 2002-5-17 142769/20021.半导体器件，包含(a)第一绝缘膜，沉积在半导体衬底上；(b)互连开口部分，形成在第一绝缘膜中；(c)互连，置于互连开口部分中；以及(d)第二绝缘膜，沉积在第一绝缘膜和互连上，所述互连具有第一导电膜，形成在互连开口部分中；第二导电膜，由化学气相沉积或ALD通过第一导电膜形成在互连开口部分中，由钛硅氮、钽硅氮、氮化钽和氮化钛中的任意一种组成；第三导电膜，通过第一和第二导电膜形成在互连开口部分中，由具有和铜的优良粘合性的材料组成；以及第四导电膜，通过第一、第二和第三导电膜形成在互连开口部分中，主要成分为铜。2.半导体器件，包含(a)第一绝缘膜，沉积在半导体衬底上，介电常数小于氧化硅；(b)互连开口部分，形成在第一绝缘膜中；(c)互连，置于互连开口部分中；以及(d)第二绝缘膜，形成在第一绝缘膜和互连上，所述互连具有第一导电膜，形成在互连开口部分中；第二导电膜，由化学气相沉积或ALD通过第一导电膜形成在互连开口部分中，由钛硅氮、钽硅氮、氮化钽和氮化钛中的任意一种组成；以及第四导电膜，通过第一和第二导电膜形成在互连开口部分中，主要成分为铜。3.根据权利要求1的半导体器件，其中第三导电膜具有阻挡铜扩散的特性。4.根据权利要求1的半导体器件，其中第三导电膜由下列任何一种组成钽、钛、氮化钽、氮化钛、钽和氮化钽的叠层膜，以及钛和氮化钛的叠层膜。5.根据权利要求1的半导体器件，其中第一导电膜由具有和第一绝缘膜的优良粘合性的材料组成。6.根据权利要求1的半导体器件，其中第三导电膜由具有和铜的优良粘合性的材料组成。7.根据权利要求1的半导体器件，其中第二导电膜具有阻挡铜扩散的特性。8.根据权利要求1的半导体器件，其中第一导电膜由下列任何一种组成钽、钛、氮化钽、氮化钛、钽和氮化钽的叠层膜，以及钛和氮化钛的叠层膜。9.根据权利要求1的半导体器件，其中第一绝缘膜的介电常数低于氧化硅的介电常数。10.半导体器件，包含(a)第一绝缘膜，沉积在半导体衬底上；(b)互连开口部分，形成在第一绝缘膜中；(c)互连，置于互连开口部分中；以及...

【专利技术属性】
技术研发人员：斋藤敏男，石川宪辅，芦原洋司，斋藤达之，
申请(专利权)人：株式会社日立制作所，
类型：发明
国别省市：JP[日本]