一种半导体封装件及其制法制造技术

一种四方形平面无管脚式半导体封装件及其制法，该封装件具有一导线架，该导线架是由至少若干条管脚所构成，该管脚上形成一厚度小于管脚的凸出段，该凸出段第一表面上预先定义出一金线焊接区域与凸出段相对的第二表面上用以提供多条导电组件接设的焊块植接区域错位隔开；将载有多个芯片及该导电组件的导线架移入夹具内实施打线时，由于该焊块植接区域与该金线焊接区域相隔甚远，因此焊线压接时产生的向下压力可完全避开导电组件的植接位置，以防组件受压裂损；相对地，该金线焊接区域亦能远离导电组件的作业环境，避免作业中使用的溶液污损管脚预镀表面而影响金线的焊接品质。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是关于一种半导体封装件，特别是关于一种具有锡焊凸块的四方形平面无管脚式半导体封装件(Quad Flat Non-Lead Package，QFN)。
技术介绍
为适应电子产品轻薄短小的开发趋势，现今半导体装置多朝向低成本、高性能以及高度集成化的方向发展，在半导体装置的制造成本、性能及记忆容量上力求改良之余，半导体装置的体积以及整体厚度亦要求尽量精巧，遂有芯片尺寸封装(Chip Size Package，CSP)、硅圆片级封装(Wafer Level Package)或多芯片模块(Multi-Chip Module，MCM)等封装产品问世。然而上述封装装置常用以在多层印刷电路板(Multi-layer Printed Circuit Board)上安置芯片，各电路板间所依赖的金线连结往往因线路过于庞杂而导致打线困难。有鉴于此，美国专利第6,198,171号专利技术了一种以导线架取代印刷电路板作为芯片承载件的四方形平面无管脚式半导体封装件。如附图1所示，这种四方形平面无管脚式封装件1是包括一导线架10，该导线架10具有一芯片座11及环置该芯片座11外围的多条管脚12，经半蚀或冲压方法令各管脚12内端122形成一厚度小于管脚12他部的凸出部123；一半导体芯片14，采用电路面140朝下的方式黏晶打线，以供该芯片14与该管脚12凸出部123底面121形成电性导接关系，以及一包覆该芯片座11、芯片14、金线180及填满该管脚12凸出部123底部空隙的封装胶体19。降低凸出部123的管脚12厚度，可为该凸出部123底端开设一打线空间，因此当该芯片14以电路面140向下方式与该凸出部123导电连结时，芯片14距离管脚12的金线连接端(未图标)很近，故能降低打线弧长，缩短信号传导路径，继而提升封装件的电性功能；同时，线弧安置于管脚12底部亦会令芯片14上方的空间大为增加，进而容纳更多芯片以倍增封装产品的功能及处理速度。附图2即显示经过改良的多芯片结构1，如图所示，该结构1的特点是在原芯片14上方另增设一尺寸较大的第二半导体芯片15，且该第二芯片15是以部分电路面150与原芯片14相接。同时，为使线路的复杂性降低，并具备优良的电性品质，该第二芯片15电路面150上并形成有若干个金属焊块16以供该芯片15与该凸出部123顶面120电性连结。上述多芯片半导体装置的制作是只有先将该第二芯片15妥善焊接到管脚12凸出部123顶面120，方能实施原芯片14的焊线制造过程。故而，如附图3所示，当打线机18(Wire Bonder)滑移到管脚12打线位置124时，相对于该打线位置124背侧的管脚12顶面120实已植妥多条金属焊块16；又因该焊块16乃是一脆质合金材料制成，导致金线180压接时该打线机18施予该打线位置124的向下压力会顺势传递到金属焊块16上，引发焊块16结构碎裂甚至危及该第二芯片15的电性焊接品质。
技术实现思路
本专利技术的主要目的是提供一种管脚底面打线区域与其反侧的焊块植接位置互呈错位隔开，使打线施力方向得与该焊块焊接位置完全避开，以防焊块受压裂损的四方形平面无管脚式半导体封装件。本专利技术的再一目的是提供一种管脚底面打线区域与其反侧的焊块植接位置互呈错位隔开，以免在焊块作业环境中施用的溶蚀溶液污损到打线位置而影响金线焊接可靠性的四方形平面无管脚式半导体封装件。鉴于上述及其它目的，本专利技术是提供一具有金属焊块的四方形平面无管脚式半导体封装件，其包含一导线架，该导线架是由至少若干条管脚所构成，且邻近芯片安置区域的管脚底面上开设有一阶梯状结构(Stepped Structure)以形成一厚度小于管脚他部的凸出段，其中，该凸出段具有一第一表面及一相对第二表面，且该第二表面上已预先定义出一金线焊接区域，以与该第一表面上提供多条金属焊块安置的焊块植接位置错位隔开；一第一芯片，是以其作用表面向下方式与该金线焊接区域打线导接；一第二芯片，借其作用表面上形成的多条金属焊块将该芯片电性藕接至该焊块植接位置上；以及一用以包覆该第一、第二芯片、金线并令该管脚部分外露的封装胶体。本专利技术的特点是于各管脚底面上开设厚度小于管脚的凸出段，且该凸出段第二表面的金线焊接区域是与该第一表面的焊块植接位置相互错位隔开，因此执行打线作业时该打线机施压方向会完全避开该焊块植接位置，金线压接时产生的向下压力不会对远距离的金属焊块造成压迫，可免除焊块压裂之虞。再者，该管脚打线部位因远离该焊块植接位置，不易受焊块作业环境使用的溶液(如助焊剂(Flux)、酸碱清洗液等)所污染，有效维持管脚预镀表面的完整以提供金线更优良的焊接品质。附图说明以下以最佳具体例配合附图详细专利技术本专利技术的特点及功效附图1是为美国专利第6,198,171号的四方形平面无管脚式半导体封装件的剖面示意图；附图2是为现有打线与焊块接置位置上下正对的四方形平面无管脚式半导体封装件的剖面示意图；附图3是为现有金线与焊块接置位置上下正对的半导体封装件执行打线作业时的局部放大示意图；附图4是为本专利技术第一实施例的四方形平面无管脚式半导体封装件的剖面示意图；附图5A至附图5D是为本专利技术第一实施例的四方形平面无管脚式半导体封装件的整体制作流程示意图；附图6是为本专利技术第二实施例的四方形平面无管脚式半导体封装件的剖面示意图；以及附图7是为本专利技术第三实施例的四方形平面无管脚式半导体封装件的剖面示意图。符号说明1，2，3半导体封装件2′封装件半成品10，20导线架 11，21芯片座12，22，32管脚 120，220凸出段第一表面121，221，321凸出段第二表面122，222内管脚端123，223，323凸出段(部)124管脚打线位置224金线焊接区域225焊块对应区域226焊块植接位置23凸出段空间14，24第一芯片 140电路面240第一芯片作用表面241第一芯片非作用表面15，25，35第二芯片 150，250第二芯片作用表面251，351第二芯片非作用表面 16，26金属焊块27夹具 270上压板 271下压板 272延长平台部37散热件18，28打线机180，280金线19，29封装胶体具体实施方式以下即配合附图4至附图5C详细说明本专利技术四方形平面无管脚式半导体封装件的实施例，为清楚认识本专利技术的制作流程，以双芯片半导体封装件为例，对本专利技术进行解释。然而，该实施例的制法亦是广泛适用于所有管脚连接型(Lead frame Based)半导体封装件，且在不增加封装结构整体高度下，芯片容置数量得为三片甚至更多。实施例1请参阅附图4，该图是为本专利技术第一实施例的四方形平面无管脚式半导体封装件的剖面示意图。如图所示，该半导体封装件2是包含有一导线架20，该导线架20具有一位于中央的芯片座21及环设于该芯片座21外围的多条管脚22，且邻近该芯片座21的内管脚22底面221上设有阶梯状结构(Stepped Structure)以形成一小于管脚22他部厚度的凸出段223；一第一芯片24，是以其作用表面240向下方式粘接至该芯片座21上；一第二芯片25，以其作用表面250上形成的多条金属焊块26将该芯片25与该凸出段223的管脚22顶面220形成电性藕接；多条金线280，供该第一芯片24导电连结于该凸出段22本文档来自技高网...

【技术保护点】
一种半导体封装件，其特征在于，该半导体封装件是包括：一导线架，其具有若干条管脚，于该底面上形成一小于管脚厚度的凸出段，且该凸出段的一第一表面上是预先定义出至少一第一焊接区域，与该凸出段相对的第二表面上形成的第二焊接区域错位隔开；至少 一第一半导体芯片，其具有一作用表面及一非作用表面，并以该作用表面向下方式借多条焊线连结该第一半导体芯片至该第一焊接区域，令该第一芯片与该管脚间形成电性藕接关系；至少一第二半导体芯片，借多条导电组件将该第二芯片电性导接至该第二焊接区域上； 以及一封装胶体，用以包覆该半导体芯片及该导电组件。

【技术特征摘要】
1.一种半导体封装件，其特征在于，该半导体封装件是包括一导线架，其具有若干条管脚，于该底面上形成一小于管脚厚度的凸出段，且该凸出段的一第一表面上是预先定义出至少一第一焊接区域，与该凸出段相对的第二表面上形成的第二焊接区域错位隔开；至少一第一半导体芯片，其具有一作用表面及一非作用表面，并以该作用表面向下方式借多条焊线连结该第一半导体芯片至该第一焊接区域，令该第一芯片与该管脚间形成电性藕接关系；至少一第二半导体芯片，借多条导电组件将该第二芯片电性导接至该第二焊接区域上；以及一封装胶体，用以包覆该半导体芯片及该导电组件。2.如权利要求1所述的半导体封装件，其特征在于，该半导体封装件是一四方形平面无管脚式半导体封装件。3.如权利要求1所述的半导体封装件，其特征在于，该导线架的材质是选自如铜、铜合金或类似金属所组成的材质中的一种所制得。4.如权利要求1所述的半导体封装件，其特征在于，该凸出段是自该管脚中央向内沿伸至芯片周围的管脚内端以构成一阶梯状结构。5.如权利要求1所述的半导体封装件，其特征在于，该导电组件是为；[金属焊块。6.如权利要求1所述的半导体封装件，其特征在于，该凸出部第二表面上形成有一完全正对于该第二焊接区域的焊块对应区域。7.如权利要求6所述的半导体封装件，其特征在于，该焊块对应区域与该第一焊接区域互不重叠。8.如权利要求1所述的半导体封装件，其特征在于，该打线方式是借一传统打线机将多条金线对位至该第一焊接区域上焊接压接。9.如权利要求5所述的半导体封装件，其特征在于，该打线机会施予该第一焊接区域一向下压力。10.一种半导体封装件制法，其特征在于，该制法是包含以下步骤先备一导线架，其具有若干条管脚，于该底面...

【专利技术属性】
技术研发人员：吴集铨，黄建屏，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：71[中国|台湾]