一种修正线型薄膜层末端紧缩效应的方法技术

一种修正线型薄膜层末端紧缩效应的方法，依序于半导体芯片上形成薄膜层及第一罩幕层；再于第一罩幕层上形成图案化的第一光阻层来定义线型薄膜层图案；去除未被第一光阻层所覆盖的第一罩幕层，直至薄膜层表面；于薄膜层表面及第一罩幕层表面形成具有一开口的第二罩幕层，且开口是相对应于半导体芯片的主动区域图案；接着缩小未被第二罩幕层所覆盖的第一罩幕层的尺寸；最后去除第二罩幕层及未被第一罩幕层覆盖的薄膜层，并去除第一罩幕层，完成线型薄膜层的制程。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是一种于半导体芯片上制作线型薄膜层的方法，特指一种可修正线型薄膜层的末端紧缩效应的方法。然而在进行图案转移时，由于微影制程中的曝光(exposure)步骤所能制作出的图案的临界尺寸(critical dimension，CD)会受限于曝光机台(opticalexposure tool)的分辨率极限(resolution limit)，因此在对于这些微小图案的光罩图案进行曝光制程以形成光阻图案时，便非常容易发生光学接近效应(optical proximity effect)，使得形成于光阻层上的图案的转角处(corner)将会因为过度曝光(overexpose)或是曝光不足(underexpose)，造成分辨率减损(resolution loss)，进而导致所设计图案的末端尺寸的缩小化，亦即末端紧缩效应(end-of-line shortening)，影响集成电路的电性表现。现今要制作一个栅极线宽(line width)小于曝光机台的最小曝光极限的MOS晶体管，例如由0.18微米(μm)缩小至0.13微米或以下，大多是利用一光阻缩小(trimming)的步骤，亦即削光阻(descum)制程来达成。参阅附图说明图1-图4所示，为传统于一半导体芯片10的硅基底12上制作栅极的线型薄膜层24的制程示意图，图2与图4分别为图1与图3沿切线2-2’以及切线4-4’的剖面图。如图1与图2所示，主动区域14定义于半导体芯片10的硅基底12中，浅沟隔离(shallow trench isolation，STI)15设于硅基底12中，且环绕于主动区域14周围。传统于半导体芯片10的硅基底12上制作栅极的方法是先依序形成用来当作作栅氧化层的氧化层16，与用来当作作栅导电层的薄膜层18于硅基底12的表面；然后于硅基底12表面沉积一层用来当作抗反射层(anti-reflection coating，ARC)的氮氧化硅层(silicon-oxy nitride，SiON)20；接着于氮化硅层20上形成光阻层23，并进行微影制程，以于光阻层23中定义出一线型薄膜层图案，其中抗反射层20可以预防后续微影制程中，于光阻层23内形成直立波(standing wave)图案。如图3-图4所示，进行光阻缩小(trimming)的步骤，亦即削光阻(descum)制程。首先将半导体芯片10置于一电浆气压舱(未显示)中，并通入C2F6、氧气与氦气当作反应气体，进行一电浆干蚀刻制程，以去除光阻层23二垂直侧边上的一预定厚度，进而缩小(trimming)光阻层23的临界尺寸(criticaldimension)；然后进行干蚀刻制程，以去除未被光阻层23所覆盖的薄膜层18，直至氧化层16表面；随后去除光阻层23，完成线型薄膜层24的制作。如图3所示，虽然传统进行一光阻缩小制程，可改善在微影的制程中，其主要缺陷在于由于光学接近效应所造成的光阻图案的失真情形，亦即曝光不当造成光阻图案的转角形成圆形的轮廓，使得光阻图案的尺寸缩小化，但是在后续经由蚀刻所形成的线型薄膜层，仍然有末端尺寸过小且形状不均的问题，使得线性薄膜层的末端尺寸过小，无法达到覆盖与绝缘的效果，进而影响集成电路的电性表现。本专利技术的主要目的是提供，通过修正线型薄膜层的末端紧缩效应，达到提高集成电路的电性表现的目的。本专利技术的目的是这样实现的，其特征是半导体芯片上包含有基底，主动区域定义于该基底上，及薄膜层设于该基底上，该方法包含有下列步骤(1)于该薄膜层上形成第一罩幕层；(2)于该第一罩幕层上形成图案化的第一光阻层，用来定义该线型薄膜层图案；(3)进行第一蚀刻制程，去除未被该第一光阻层所覆盖的该第一罩幕层，直至该薄膜层表面；(4)去除该第一光阻层；(5)于该薄膜层表面及该第一罩幕层表面形成图案化的第二罩幕层，且该第二罩幕层形成有用来定义该主动区域图案的开口；(6)缩小未被该第二罩幕层所覆盖部分的该第一罩幕层的尺寸；(7)去除该第二罩幕层；(8)进行第二蚀刻制程，去除未被该第一罩幕层覆盖的该薄膜层，以形成该线型薄膜层；(9)去除该第一罩幕层。该薄膜层包含有多晶硅，该线型薄膜层是用来作为栅极或字符线。该第一罩幕层为氧化硅层。该第一蚀刻制程及该第二蚀刻制程皆为干蚀刻制程。缩小未被该第二罩幕层所覆盖部分的第一罩幕层的尺寸是通过等向性蚀刻制程。本专利技术还提供另，其特征是半导体芯片上包含有基底，主动区域定义于该基底上及线型薄膜层设于该基底上并部分重叠于该主动区域，该方法包含有下列步骤(1)于该线型薄膜层上形成罩幕层；(2)于该罩幕层上形成光阻层，且于该光阻层上形成有用来定义该主动区域图案的开口；(3)进行蚀刻制程，沿该光阻层的开口蚀刻该罩幕层，并停止于该基底表面及该线型薄膜层表面；(4)去除该光阻层；(5)缩小未被该罩幕层所覆盖部分的该线型薄膜层的尺寸；(6)去除该罩幕层。该基底上另包含有栅氧化层，该线型薄膜层是用来作为栅极或字符线。该线型薄膜层包含有多晶硅。该罩幕层为氧化硅层。该蚀刻制程为干蚀刻制程。缩小未被该罩幕层所覆盖部分的该线型薄膜层的尺寸是通过等向性蚀刻制程。本专利技术是先依序于半导体芯片上形成薄膜层及第一罩幕层，再于第一罩幕层上形成图案化的第一光阻层来定义线型薄膜层图案，随后去除未被第一光阻层所覆盖的第一罩幕层，直至薄膜层表面，然后于薄膜层表面及第一罩幕层表面形成具有一开口的第二罩幕层，且开口是相对应于半导体芯片的主动区域图案，接着缩小未被第二罩幕层所覆盖的第一罩幕层的尺寸，最后去除第二罩幕层及未被第一罩幕层覆盖的薄膜层，并去除第一罩幕层，完成线型薄膜层的制程。由于半导体制程所需求的栅极线宽大小会受限于曝光机台，因此必须对曝光后的薄膜层再进行缩小制程，但是此缩小制程会使得薄膜层的两末端因为曝光不均或过度蚀刻而造成末端紧缩效应，因此本专利技术利用第二罩幕层为硬罩幕，覆盖住薄膜层的两末端，使得线型薄膜层的两末端的尺寸及形状，不会因为进行线宽缩小制程而发生末端紧缩效应，以解决传统技术的尺寸缩小的缺点。下面结合较佳实施例和附图进一步说明。图5为本专利技术制作半导体芯片上的线型薄膜层的俯视示意图(一)。图6为图5沿切线6-6′的剖面示意图。图7为本专利技术制作半导体芯片上的线型薄膜层的俯视示意图(二)。图8为图7沿切线8-8′的剖面示意图。图9为本专利技术制作半导体芯片上的线型薄膜层的俯视示意图(三)。图10为图9沿切线10-10′的剖面示意图。图11为本专利技术制作半导体芯片上的线型薄膜层的俯视示意图(四)。图12为图11沿切线12-12′的剖面示意图。图13为本专利技术制作半导体芯片上的线型薄膜层的俯视示意图(五)。图14为图13沿切线14-14′的剖面示意图。图15为本专利技术实施例2制作线型薄膜层的俯视示意图(一)。图16为图15沿切线16-16′的剖面示意图。图17为本专利技术实施例2制作线型薄膜层的俯视示意图(二)。图18为图17沿切线18-18′的剖面示意图。图19为本专利技术实施例2制作线型薄膜层的俯视示意图(三)。图20为图19沿切线20-20′的剖面示意图。如图5-图6所示，一主动区域34定义于一半导体芯片30的硅基底32中，一浅沟隔离35设于硅基底32中且环绕于主动区域34周围。本专利技术是先于硅基底本文档来自技高网...

【技术保护点】
一种修正线型薄膜层末端紧缩效应的方法，其特征是：半导体芯片上包含有基底，主动区域定义于该基底上，及薄膜层设于该基底上，该方法包含有下列步骤：（１）于该薄膜层上形成第一罩幕层；（２）于该第一罩幕层上形成图案化的第一光阻层，用来定义该线 型薄膜层图案；（３）进行第一蚀刻制程，去除未被该第一光阻层所覆盖的该第一罩幕层，直至该薄膜层表面；（４）去除该第一光阻层；（５）于该薄膜层表面及该第一罩幕层表面形成图案化的第二罩幕层，且该第二罩幕层形成有用来定义该主动区域图案的 开口；（６）缩小未被该第二罩幕层所覆盖部分的该第一罩幕层的尺寸；（７）去除该第二罩幕层；（８）进行第二蚀刻制程，去除未被该第一罩幕层覆盖的该薄膜层，以形成该线型薄膜层；（９）去除该第一罩幕层。

【技术特征摘要】
1.一种修正线型薄膜层末端紧缩效应的方法，其特征是半导体芯片上包含有基底，主动区域定义于该基底上，及薄膜层设于该基底上，该方法包含有下列步骤(1)于该薄膜层上形成第一罩幕层；(2)于该第一罩幕层上形成图案化的第一光阻层，用来定义该线型薄膜层图案；(3)进行第一蚀刻制程，去除未被该第一光阻层所覆盖的该第一罩幕层，直至该薄膜层表面；(4)去除该第一光阻层；(5)于该薄膜层表面及该第一罩幕层表面形成图案化的第二罩幕层，且该第二罩幕层形成有用来定义该主动区域图案的开口；(6)缩小未被该第二罩幕层所覆盖部分的该第一罩幕层的尺寸；(7)去除该第二罩幕层；(8)进行第二蚀刻制程，去除未被该第一罩幕层覆盖的该薄膜层，以形成该线型薄膜层；(9)去除该第一罩幕层。2.根据权利要求1所述的方法，其特征是该薄膜层包含有多晶硅，该线型薄膜层是用来作为栅极或字符线。3.根据权利要求1所述的方法，其特征是该第一罩幕层为氧化硅层。4.根据权利要求1所述的方法，其特征是该第一蚀刻制程及该第二蚀刻制程皆为干蚀刻制程。5.根据权利要求1所述的方法，其特...

【专利技术属性】
技术研发人员：高嘉宏，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]