波浪状电容器及其制造方法技术

一种波浪状电容器及其制造方法，能够形成具有波浪状轮廓的复层结构的电容器。该方法包括：图案化该底导体层以至少形成两个相邻沟渠；形成一复层结构，该复层结构共形于该些沟渠且从相邻结构隔离，该复层结构至少包括一第一电极板层、设置于该第一电极板上的一绝缘层、以及设置于该绝缘层上的一第二电极板层，其中该第一电极板层的至少一部份与该底导体层电性连接；于该芯片上形成多个内连线，该些内连线的至少其中之一连接该第二电极板层。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是有关于一种半导体元件，且特别是有关于一种。
技术介绍
电容器是一种在集成电路中不可或缺的构件。在设计与制造电容器的工艺中，必须要考虑到电容器的电容量与设置面积(合起来就是测量密度)。因而，需要经常提出较佳的电容器设计与工艺。
技术实现思路
本专利技术的目的是提供一种波浪状金属-绝缘体-金属电容器的制造方法。一个基板可以是底导体层(Base Conductive Layer)或覆盖有一层额外的沉积层。在同一个芯片(Die)中，电容器的形成工艺可以和其它构件的内连线形成工艺整合在一起。而且，所形成的电容器具有新的几何结构。为达到上述目的，本专利技术提供一种波浪状电容器的制造方法，该波浪状电容器设置于一底导体层上，该底导体层设置于一芯片的一底绝缘层上，该方法包括下列步骤 图案化该底导体层以至少形成两个相邻沟渠；形成一复层结构，该复层结构共形于该些沟渠且从相邻结构隔离，该复层结构至少包括一第一电极板层、设置于该第一电极板上的一绝缘层、以及设置于该绝缘层上的一第二电极板层，其中该第一电极板层的至少一部份与该底导体层电性连接；以及于该芯片上形成复数内连线，该些内连线的至少其中之一连接该第二电极板层。为达上述目的，本专利技术还提供一种波浪状电容器，该波浪状电容器形成于一底导体层上，该底导体层设置于一芯片的一底绝缘层上，该电容器包括一波浪状图案，该波浪状图案设置于该底导体层中，该波浪状图案在该底导体层中至少包括两个相邻沟渠；一复层结构，该复层结构共形于该底导体层，该复层结构至少包括一第一电极板层，该第一电极层与该底导体层电性接触；一绝缘层，该绝缘层设置于该第一电极板上；一第二电极板层，该第二电极板层设置于该绝缘层上；以及一内连线层，该内连线层设置于该复层结构上，且该内连线层至少包括一内连线连接该第二电极板层。附图说明图1为在具有多个元件的芯片上形成并覆盖一层绝缘层的工艺剖面图；图2为在同一芯片上形成介层窗插塞与图案化光阻层的工艺剖面图；图3为在同一芯片上形成三层以用于形成电容器的工艺剖面图；图4为在同一芯片上形成一层绝缘层以隔离并覆盖电容器层的工艺剖面图；图5为在同一芯片上适当的地方形成局部内连线金属层的工艺剖面图；图6为在同一芯片上适当的地方形成局部内连线金属层并图案化上金属层的工艺剖面图；图7为在图2所示的同一芯片上形成二层以用于形成电容器的工艺剖面图；图8为在同一芯片上形成一层绝缘层以隔离并覆盖电容器层的工艺剖面图；图9为在同一芯片上适当的地方形成局部内连线金属层的工艺剖面图；以及图10为在同一芯片上适当的地方形成局部内连线金属层并图案化上金属层的工艺剖面图。101、102区域104元件105、322、431、722、831绝缘层106、216、326、436、546、726、836、946图案层 107非等向性蚀刻工艺211、541、941阻障层210、542、942介层窗插塞212底导体层(金属层)321、323、723电极板层424、824复层结构543、943导体层(金属层)712a、712b、712c指状物具体实施方式以下请参照所附图式，详细说明本专利技术的内容。本专利技术的较佳实施例并不是用以限定本专利技术的范围。任何本领域技术人员可根据下述内容做各种变化。图1为在具有多个元件的芯片上形成并覆盖一层绝缘层的工艺剖面图。基础层(Foundation Level)可分为多个区域101、102。在一些实例中，第一区域101是作为形成金属-绝缘体-金属元件的区域，而第二区域102则是作为形成外围元件的区域。基础层可以是芯片的基底或是元件上的某一层。基础层也可以是单一区域，以取代多个区域。多个元件104形成于基础层上。而且绝缘层105覆盖住这些元件104。此绝缘层105即所谓的内层介电层(Inter-layer Dielectric)。在进行其它工艺步骤之前，也可以预先以化学机械研磨(Chemical MechanismPolishing，CMP)工艺平坦化绝缘层105。为了图案化绝缘层105，而在绝缘层105上形成例如是由单层光阻或多层光阻组成的图案层106。就图案层106而言，可以利用显影、直接描绘或其它工艺处理光阻层而得到之。然后，进行例如是等离子或反应性离子蚀刻(Reactive Ion Etch)的非等向性蚀刻工艺107。此蚀刻工艺可以使图案层106的曝光图案转移至绝缘层105。图2为在同一芯片上形成介层窗插塞、底导体层与图案化光阻层的工艺剖面图。经过在图1所示非等向性蚀刻工艺107后，绝缘层105内会形成多个介层窗开口。这些介层窗开口可以利用一个步骤或多个步骤以填满之。在图2中，例如是先于介层窗开口中形成一层阻障层211，然后在阻障层211上形成介层窗插塞210，并在介层窗插塞210与阻障层上形成一层底导体层或金属层212。当介层窗插塞210与金属层212的材质例如是钨、钛、铜与铝时，则较适合的阻障层211材质例如是氮化钛与钛。选择适当的阻障层或接口层(InterfaceLayer)可以很容易的控制介层窗插塞与底导体层的迁移力及/或附着力。在许多应用实例中，对于形成高密度电容器而言，可以使用钨作为底导体层。由于钨具有较铝及铜高的电阻，因此钨通常被限制使用于局部内连线，而无法应用于长的内连线。此外，介层窗插塞、金属层与导体层的材质可以是任何一种导体材料，而没有特别限定为金属。之后，在介层窗插塞与底导体层上形成另一层图案层并进行非等向性蚀刻工艺。图3为在同一芯片上形成三层以用于形成电容器的工艺剖面图。如图3所示，在经过图2的非等向性蚀刻工艺后会于底导体层中形成多个沟渠。这些沟渠切断所有穿过底导体层与阻障层的通路(但不是必要的)。在一实施例中，这些沟渠至少充分的切断底导体层。在形成第一电极板层321的区域中，沟渠并不需要完全切断所有穿过底导体层与阻障层的通路，这是因为第一电极板层321是完全形成于底导体层212、阻障层211或绝缘层105上。而且上述沟渠至少填入三层。首先，形成第一电极板层321，此第一电极板层321至少部分位于介层窗插塞210或底导体层212上方。第一电极板层321共形于多个沟渠的弯曲或波浪状的轮廓。弯曲或波浪状的轮廓可以如图3所示例如是呈矩形，或者是其它例如是沿着沟渠边缘形成间隙壁、使边缘倾斜或经过其它工艺所形成的轮廓。第一电极板层321的形成方法例如是金属溅镀法。第一电极板层321的材质例如是氮化钛或者是任何金属。当然，第一电极板层321的形成方法也可以使用其它技术，例如是化学气相沉积法(Chemical Vapor Deposition，CVD)或物理气相沉积法(Physical Vapor Deposition，PVD)等。虽然沉积工艺的维度并不受限于微影工艺，但是第一电极板层321的厚度必须小于一个或数个用于形成沟渠的微影、直接描绘或其它工艺的最小特征尺寸(FeatureSize)。然后，在第一电极板层321上形成一层或一层以上共形于复数沟渠的轮廓的绝缘层322。形成此无导电性的绝缘层322的方法例如是化学气相沉积法。此绝缘层322的厚度也必须小于沟渠的最小特征尺寸。然后，在绝缘层322上形成一第二电极板层323。此第二电极板层323例如是共形于绝缘层322的轮廓，或者也可本文档来自技高网...

【技术保护点】
一种波浪状电容器的制造方法，该波浪状电容器设置于一底导体层上，该底导体层设置于一芯片的一底绝缘层上，其特征是，该方法包括下列步骤：图案化该底导体层以至少形成两个相邻沟渠；形成一复层结构，该复层结构共形于该些沟渠且从相邻结构隔离，该复 层结构至少包括一第一电极板层、设置于该第一电极板上的一绝缘层、以及设置于该绝缘层上的一第二电极板层，其中该第一电极板层的至少一部份与该底导体层电性连接；以及于该芯片上形成多个内连线，该些内连线的至少其中之一连接该第二电极板层。

【技术特征摘要】
1.一种波浪状电容器的制造方法，该波浪状电容器设置于一底导体层上，该底导体层设置于一芯片的一底绝缘层上，其特征是，该方法包括下列步骤图案化该底导体层以至少形成两个相邻沟渠；形成一复层结构，该复层结构共形于该些沟渠且从相邻结构隔离，该复层结构至少包括一第一电极板层、设置于该第一电极板上的一绝缘层、以及设置于该绝缘层上的一第二电极板层，其中该第一电极板层的至少一部份与该底导体层电性连接；以及于该芯片上形成多个内连线，该些内连线的至少其中之一连接该第二电极板层。2.如权利要求1所述的波浪状电容器的制造方法，其特征是，该些沟渠以一次或多次的微影或直接描绘工艺而形成之，且该复层结构沿着该些沟渠侧壁的厚度小于微影或直接描绘工艺的最小特征尺寸。3.如权利要求1所述的波浪状电容器的制造方法，其特征是，该些沟渠以一次或多次的微影或直接描绘工艺而形成之，且该复层结构沿着该些沟渠侧壁的厚度小于微影或直接描绘工艺的最小特征尺寸的一半。4.如权利要求1所述的波浪状电容器的制造方法，其特征是，该第一电极板层与该第二电极板层的材质为一溅镀金属。5.如权利要求4所述的波浪状电容器的制造方法，其特征是，该溅镀金属包括氮化钛。6.如权利要求1所述的波浪状电容器的制造方法，其特征是，该绝缘层的形成方法包括气相沉积法。7.如权利要求1所述的波浪状电容器的制造方法，其特征是，该两相邻沟渠的剖面为矩形波浪状。8.如权利要求7所述的波浪状电容器的制造方法，其特征是，该两相邻沟渠被充分的蚀刻而穿过该底导体层。9.如权利要求1所述的波浪状电容器的制造方法，其特征是，形成该些内连线的步骤，对于该复层结构与该芯片上的其它结构是相同的。10.如权利要求9所述的波浪状电容器的制造方法，其特征是，该些沟渠以一次或多次的微影或直接描绘工艺而形成之，且该复层结构沿着该些沟渠侧壁的厚度小于微影或直接描绘工艺的最小特征尺寸。11.如权利要求9所述的波浪状电容器的制造方法，其特征是，该些沟渠以一次或多次的微影或直接描绘工艺而形成之，且该复层结构沿着该些沟...

【专利技术属性】
技术研发人员：刘光文，黄仲仁，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]