半导体器件及其制造方法技术

一种半导体器件，包括：　　　　形成在半导体衬底上的栅极，且其间形成有绝缘膜；　　　　形成在栅极一侧的源区，并具有轻掺杂源区和载流子浓度比轻掺杂源区高的重掺杂源区；　　　　形成在栅极另一侧的漏区，并具有轻掺杂漏区和载流子浓度比轻掺漏区高的重掺杂漏区；　　　　形成在源区上的第一硅化物层；　　　　形成在漏区上的第二硅化物层；　　　　连接到第一硅化物层上的第一导体栓；以及　　　　连接到第二硅化物层的第二导体栓，　　　　重掺杂漏区形成在轻掺杂漏区的除了其周边部分以外的区域中，　　　　第二硅化物层形成在重掺杂漏区的除了其周边部分以外的区域中。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及，特别涉及具有高耐压晶体管的。
技术介绍
在有机EL面板、LCD驱动器、喷墨打印机等中，通常为了使它们具有的高操作速度，注意到在同一衬底上混合安装逻辑晶体管以及高耐压晶体管。下面参见图16介绍已经提出的具有混合安装的逻辑晶体管以及高耐压晶体管的半导体器件。图16是已提出的半导体器件的剖视图。在图16中，在图的左侧显示出了逻辑区，在图的右侧显示出了高耐压区。用于限定元件区212a、212b的元件隔离区214形成在半导体衬底210的表面上。在逻辑区216的元件区212a中，形成具有栅极226、源区236a和漏区236b的较低耐压的晶体管220。源区236a具有轻掺杂源区230a和重掺杂源区234a。漏区236b具有轻掺杂漏区230b和重掺杂漏区234b。另一方面，在高耐压区218的源区212b中，形成具有栅极226、源区245a和漏区245b的相对高耐压晶体管222。源区245a具有轻掺杂源区242a和重掺杂源区244a。漏区245b具有轻掺杂漏区242b和重掺杂漏区244b。层间绝缘膜250形成在其上具有晶体管220、222的半导体衬底210上。导体栓254形成在层间绝缘膜250中，并分别向下到达源区236a、245a和漏区236a、245b。互连形成在层间绝缘膜250上，并连接到导体栓254。其中逻辑晶体管220、以及高耐压晶体管222混合形成在一个相同衬底上，有助于电子器件的更高的操作速度。近年来，半导体器件日益微型化。然而，简单地使半导体器件微型化将导致接触电阻和源/漏中的薄层电阻增加。作为解决这一问题的措施通常是在栅极长度较低例如为0.35μm的逻辑晶体管中，在源/漏区上形成硅化物层，以便降低接触电阻和源/漏中的薄层电阻。下面参照图17介绍具有形成在源/漏区上的硅化物层的另一种已提出的半导体器件。图17是另一种已提出的半导体器件的剖视图。如图17所示，硅化物层240分别形成在重掺杂源区234a、244a和重掺杂漏区234b、244b上。图17中所示的另一已提出的半导体器件，其中硅化物层240形成在源漏区上可以使半导体器件微型化，同时降低了接触电阻源/漏中的薄层电阻。专利参见文献1还公开了具有形成在源/漏区上的硅化物层的半导体器件。下面的参考文献公开了本专利技术的
技术介绍
。日本专利申请特许公开No.平11-126900的说明书[专利参考文献2]日本专利申请特许公开No.平9-260590的说明书然而，图16中所示的已提出的半导体器件不能确保高耐压晶体管具有足够耐压。在专利参考文献1中提出的半导体器件不能确保晶体管具有足够高的耐压。这里，可以建议硅化物层只形成在逻辑晶体管的源/漏扩散层上，在高耐压晶体管中不形成硅化物层，但是绝缘膜覆盖其源/漏扩散层。然而，在这种情况下，难以获得高耐压晶体管的良好接触，并且高耐压晶体管中的接触电阻和薄层电阻非常高。
技术实现思路
本专利技术的目的是提供一种，即使在源/漏区上形成硅化物层的情况下，也能确保这种半导体器件具有足够的耐压。根据本专利技术的一个方案，提供一种半导体器件，包括形成在半导体衬底上的栅极，并且衬底与栅极之间形成有绝缘膜；形成在栅极一侧的源区，并具有轻掺杂源区和载流子浓度比轻掺杂源区高的重掺杂源区；形成在栅极另一侧的漏区，并具有轻掺杂漏区和载流子浓度比轻掺漏区高的重掺杂漏区；形成在源区上的第一硅化物层；形成在漏区上的第二硅化物层；连接到第一硅化物层上的第一导体栓；以及连接到第二硅化物层的第二导体栓，重掺杂漏区形成在轻掺杂漏区的除了其周边部分以外的区域中，第二硅化物层形成在重掺杂漏区的除了其周边部分以外的区域中。根据本专利技术的另一方案，提供一种半导体器件的制造方法，包括以下步骤在半导体衬底上形成栅极，且衬底与栅极之间形成栅极绝缘膜；用栅极作掩模，向半导体衬底中注入杂质，以便在栅极一侧的半导体衬底中形成轻掺杂源区和在栅极另一侧的半导体衬底中形成轻掺杂漏区；在栅极的侧壁上形成侧壁绝缘膜；利用覆盖轻掺杂漏区的周边区域、栅极和侧壁绝缘膜的第一掩模作掩模，向半导体衬底中注入杂质，在栅极一侧的半导体衬底中形成重掺杂源区和在除了其周边区域以外的轻掺杂漏区的区域中形成重掺杂漏区；以及利用覆盖重掺杂漏区的周边区域形成的第二掩模，在重掺杂源区上形成第一硅化物层，和在除了其周边区域以外的重掺杂漏区的区域中形成第二硅化物层。根据本专利技术，在高耐压晶体管的漏区中，在轻掺杂漏区的除了周边区域以外的区域中形成重掺杂漏区，硅化物层形成在除了周边区域以外的重掺杂漏区的区域中，导体栓向下形成直到除了其周边部分以外的硅化物层的部分上，并且重掺杂漏区44与元件隔离区隔开，由此当电压施加于漏区时，可以减轻漏区上的电场的集中。这样，根据本专利技术，即使利用形成在源/漏区上的硅化物层，也能确保高耐压晶体管具有足够高的耐压。而且，根据本专利技术，只有漏区具有上述结构，由此可以防止源-漏电阻增加，同时可以保证高耐压。附图说明图1是根据本专利技术一个实施例的半导体器件的剖视图。图2A和2B是根据本专利技术实施例的半导体器件的剖视图和平面图。图3A和3B是在制造半导体器件的方法步骤中根据本专利技术实施例的半导体器件的剖视图，显示出了制造方法(部分1)。图4A和4B是在制造半导体器件的方法步骤中根据本专利技术实施例的半导体器件的剖视图，显示出了制造方法(部分2)。图5A和5B是在制造半导体器件的方法步骤中根据本专利技术实施例的半导体器件的剖视图，显示出了制造方法(部分3)。图6A和6B是在制造半导体器件的方法步骤中根据本专利技术实施例的半导体器件的剖视图，显示出了制造方法(部分4)。图7A和7B是在制造半导体器件的方法步骤中根据本专利技术实施例的半导体器件的剖视图，显示出了制造方法(部分5)。图8A和8B是在制造半导体器件的方法步骤中根据本专利技术实施例的半导体器件的剖视图，显示出了制造方法(部分6)。图9A和9B是在制造半导体器件的方法步骤中根据本专利技术实施例的半导体器件的剖视图，显示出了制造方法(部分7)。图10A和10B是在制造半导体器件的方法步骤中根据本专利技术实施例的半导体器件的剖视图，显示出了制造方法(部分8)。图11A和11B是在制造半导体器件的方法步骤中根据本专利技术实施例的半导体器件的剖视图，显示出了制造方法(部分9)。图12A和12B是在制造半导体器件的方法步骤中根据本专利技术实施例的半导体器件的剖视图，显示出了制造方法(部分10)。图13A和13B是在制造半导体器件的方法步骤中根据本专利技术实施例的半导体器件的剖视图，显示出了制造方法(部分11)。图14A和14B是在制造半导体器件的方法步骤中根据本专利技术实施例的半导体器件的剖视图，显示出了制造方法(部分12)。图15是根据本专利技术实施例的半导体器件的改型的剖视图。图16是已提出的半导体器件的剖视图。图17是已提出的其它半导体器件的剖视图。具体实施例方式下面参照图1-14B介绍根据本专利技术的一个实施例的。图1是根据本例的半导体器件的剖视图。图2是根据本例的半导体器件的剖视图和平面图。图3A-14B是在制造半导体器件的方法步骤中根据本实施例的半导体器件的剖视图，显示出了制造方法。(半导体器件)首先，参照图1-2B介绍根据本例的半导体器件。图1示出了在逻辑区中的晶体管以及高耐压区中的晶体管，它们形本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种半导体器件，包括形成在半导体衬底上的栅极，且其间形成有绝缘膜；形成在栅极一侧的源区，并具有轻掺杂源区和载流子浓度比轻掺杂源区高的重掺杂源区；形成在栅极另一侧的漏区，并具有轻掺杂漏区和载流子浓度比轻掺漏区高的重掺杂漏区；形成在源区上的第一硅化物层；形成在漏区上的第二硅化物层；连接到第一硅化物层上的第一导体栓；以及连接到第二硅化物层的第二导体栓，重掺杂漏区形成在轻掺杂漏区的除了其周边部分以外的区域中，第二硅化物层形成在重掺杂漏区的除了其周边部分以外的区域中。2.根据权利要求1的半导体器件，其中，第二导体栓向下形成直到除了其周边部分的一部分第二硅化物层。3.根据权利要求1的半导体器件，其中，栅极一侧上的重掺杂漏区的边缘与栅极一侧上的轻掺杂漏区的边缘之间的距离大于栅极一侧上的重掺杂源区的边缘与栅极一侧上的轻掺杂源区的边缘之间的距离。4.根据权利要求1的半导体器件，其中，栅极一侧上的第二硅化物层的边缘与栅极一侧上的重掺杂漏区的边缘之间的距离大于栅极一侧上的第一硅化物层的边缘与栅极一侧上的重掺杂源区的边缘之间的距离。5.根据权利要求1的半导体器件，其中，重掺杂源区还形成在轻掺杂源区的周边部分的一部分上。6.根据权利要求1的半导体器件，其中，第一硅化物层还形成在轻掺杂源区的周边部分的一部分上。7.根据权利要求1的半导体器件，其中，第一导体栓向下形成直到第一硅化物层的除了其周边部分的区域。8.根据权利要求1的半导体器件，还包括形成在轻掺杂漏区的周边部分和重掺杂漏区的周边部分上的另一绝缘膜，和其中，第二硅化物层形成在重掺杂区域中不形成所述另一绝缘膜的区域中。9.根据权利要求8的半导体器件，还包括形成在栅极侧壁上的侧壁绝缘膜，和其中，所述另一绝缘膜还形成在侧壁绝缘膜的侧壁上。10.根据权利要求1的半导体器件，其中，第二硅化物层的边缘与重掺杂漏区的边缘之间的距离为0.1μm以上。11.根...

【专利技术属性】
技术研发人员：浅田仁志，井上浩昭，
申请(专利权)人：富士通株式会社，
类型：发明
国别省市：