具有包括缓冲层的熔丝结构的集成电路器件及其制造方法技术

一种集成电路器件，包括：具有熔丝区的集成电路衬底；在集成电路衬底上定义熔丝区的窗口层，窗口层位于集成电路器件的上部和凹陷在集成电路器件的表面之下；集成电路衬底和窗口层之间的缓冲图形；以及缓冲图形和窗口层之间的 熔丝图形。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及集成电路器件及其制造方法，更具体涉及具有缓冲层的集成电路器件的熔丝结构及其制造方法。
技术介绍
制造集成电路器件的常规方法包括制造(FAB)工序和装配工序，制造(FAB)工艺即，在制成集成电路器件的衬底上形成单元；装配工序，即将衬底上的单元封装为芯片。而且，在制造工序和装配工序之间可以执行电子管芯挑选(EDS)工序，以测试衬底上形成的单元的电特性。具体，可以执行EDS工序以决定形成在衬底上的单元是否被损坏。一旦EDS工序完成，装配工序开始之前可以除去损坏的单元。因此，执行EDS工序可以减少进行装配工序所包括的时间和劳动力。此外，可以预先确定损坏的单元以及可以修复和/或改良。常规的EDS工序可以包括预激光测试和后激光测试。预激光测试可以用来识别损坏的单元。后激光测试可以用来修复识别的损坏单元和再次测试修复的单元，以决定修复工序是否奏效。修复单元的工序可以包括通过辐射激光束到布线上断开连接到缺陷单元的布线以及用制作在芯片中的冗余单元代替损坏的单元。通过暴露于激光束被断开的布线一般叫作熔丝图形。一般在熔丝图形上提供用于保护熔丝图形和定义熔丝部分的绝缘层，即窗口层。在Hao等人的美国专利第US6100117号以及Tzeng等人的美国专利第US6180503号中公开了常规熔丝图形的例子。如这些专利所述，集成电路器件，例如集成电路存储器的位线的一部分可以用作熔丝图形。换句话说，位线可以延伸到器件的熔丝部分，且位线的这些部分可以用作熔丝图形。当位线的一部分使用熔丝图形时，可能难以形成露出熔丝区域中的熔丝图形的开口，因为位线一般被多个绝缘层、金属布线等覆盖。由此，露出熔丝图形的开口可能深且由于额外的深度可能需要附加的处理时间。因此，可能减少工艺的总产量。而且，当窗口层布置在深的开口中时，还可能难以控制窗口层的厚度。另外，电容器的上电极或金属布线可以代替位线用作熔丝图形。在韩国专利特许公开号KR2002-61081中论述了使用电容器的上电极作为熔丝图形的一个例子，在对应于Kitaguchi等人的美国专利号US6040614的日本专利特开平JP11-87646中论述了使用金属布线作为熔丝图形的一个例子。当电容器的上电极或金属布线用作熔丝图形时，熔丝图形的下结构可能被用来切断熔丝图形的激光束损坏。由此，当金属布线用作熔丝图形时，一般在熔丝图形的下面形成缓冲层，以减少可能由激光束引起的任何可能的损坏。韩国专利特许公开号KR2001-37795论述了使用金属布线作为熔丝图形与熔丝图形下的缓冲层相结合的例子。如其中所述，缓冲层是栓塞型缓冲层。栓塞型缓冲层可以通过在薄膜上形成凹槽并提供缓冲层材料来形成。具体，可以在下面的结构上例如位线上形成绝缘层，可以刻蚀部分绝缘层以形成凹槽，在凹槽中提供用于形成缓冲层的材料。可以进行平面化工艺如化学机械抛光(CMP)工序或深刻蚀工序除去部分缓冲材料，由此允许缓冲材料基本上留在凹槽内，形成缓冲层栓塞。熔丝图形可以形成在绝缘层上，绝缘层中提供缓冲层栓塞。因此，根据该参考文献的教导，通过设置缓冲层可以减少由用来切断熔丝图形的激光束引起的衬底损坏。但是，缓冲层栓塞的制造可能是复杂的和费时的。由此，期望改进的熔丝结构和制造熔丝结构的方法。
技术实现思路
本专利技术的实施例提供一种集成电路器件，包括具有熔丝区的集成电路衬底。在集成电路衬底上提供定义熔丝区的窗口层。窗口层位于集成衬底衬底上部且凹陷在集成衬底的表面之下。在集成电路衬底和窗口层之间提供缓冲图形，在缓冲图形和窗口层之间提供熔丝图形。在本专利技术的一些实施例中，集成电路器件还可以包括金属和金属布线，金属布线可以比窗口层更远离集成电路衬底。在本专利技术的某些实施例中，缓冲图形可以包括第一缓冲图形。该器件还可以包括第一缓冲图形和熔丝图形之间的第一绝缘层以及第一缓冲图形和集成电路衬底之间的第二缓冲图形。也可以在第一和第二缓冲图形之间提供第二绝缘层。在本专利技术的进一步的实施例中，熔丝图形可以包括第一导电材料，第一缓冲图形可以包括第二导电材料，第二缓冲图形可以包括第三导电材料。第二和第三导电材料不同于第一导电材料，以及第一和第二缓冲图形可以是平坦的。在本专利技术的某些实施例中，第一导电材料可以包括铝、钨和/或铜；第二导电材料可以包括多晶硅、钌、铂、铱、氮化钛、氮化钽和/或氮化钨；以及第三导电材料可以包括多晶硅、钌、铂、铱、氮化钛、氮化钽和/或氮化钨。在本专利技术的再进一步的实施例中，该器件还可以包括在集成电路衬底和邻近第二缓冲图形的第二绝缘层之间的线条图形。可以在第一和第二绝缘层中提供接触孔，接触栓塞可以位于接触孔中。接触栓塞可以将熔丝图形电连接到线条图形。在本专利技术的一些实施例中，可以在第二绝缘层和邻近第一缓冲图形的第一绝缘层之间的第二绝缘层上提供导电层图形。也可以在第一绝缘层和熔丝图形上提供第三绝缘层。还可以在导电层图形上的第三绝缘层上提供金属布线。可以在第一和第三绝缘层中提供通孔，导电栓塞可以位于通孔中。导电栓塞可以电连接导电层图形和金属布线。在本专利技术的更进一步实施例中，集成电路器件可以是集成电路存储器。尽管如上所述的本专利技术主要参考集成电路器件，但是在此也提供了制造集成电路器件的方法。附图说明图1A至1G图示了根据本专利技术的一些实施例制造集成电路器件的处理步骤的剖面图；图2是根据图1G中图示的本专利技术的实施例的熔丝结构的平面图；以及图3A至3J图示了根据本专利技术的一些实施例制造动态随机存取存储(DRAM)器件的处理步骤的剖面图。具体实施例方式下面参考附图更完全地描述本专利技术，其中示出了本专利技术的优选实施例。但是，本专利技术可以以多种不同的方式体现，不应该认为局限于在此阐述的实施例；相反，提供这些实施例以便本公开是彻底的和完全的，并将本专利技术的范围完全传递给所述领域的技术人员。在图中，为了清楚放大了层和区域的厚度。应当理解当一个元件例如层、区或衬底指在另一元件“上”时，它可以直接在另一元件上或还可能存在插入元件。应当理解当一个元件例如层、区或衬底指在另一元件“下”时，它可以直接在另一元件下或还可能存在插入元件。应当理解当元件的一部分称为“在…外”时，它比元件的其他部分更靠近集成电路的外部。相同的标记指同样的元件。而且，在此可以使用相对的术语例如“在…之下”来描述图中所示的一个元件与另一个元件的关系。应当理解这些术语意图是包括除图中描绘的取向之外元件的不同取向。例如，如果图被反转，描述为在其他元件“之下”的元件将定向为在这些其他元件“之上”。因此相对术语是打算包括元件的所有可能的布置，并非仅仅图中示出的那些。应当理解尽管在此使用术语第一和第二描述各种区、层和/或部分，这些区、层和/或部分不应该受这些术语的限制。这些术语仅仅是用来将一个区、层或部分与其它区、层或部分进行区分。因此，在不脱离本专利技术的教导的条件下，下面论述的第一区、层或部分可以称为第二区、层或部分，同样，第二区、层或部分可以称为第一区、层或部分。下面根据图1至3J描述本专利技术的实施例。本专利技术的实施例提供在熔丝区中的集成电路衬底上的缓冲图形，在缓冲图形上的熔丝图形，在熔丝图形上定义熔丝区的窗口层。窗口层位于集成电路器件上部且凹陷在集成电路器件的表面之下。在器件的上部设置熔丝图形可能简化刻蚀工艺如刻蚀一般不必很深以开口本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路器件，包括具有熔丝区的集成电路衬底；在集成电路衬底上定义熔丝区的窗口层，窗口层位于集成电路器件的上部和凹陷在集成电路器件的表面之下；集成电路衬底和窗口层之间的缓冲图形；以及缓冲图形和窗口层之间的熔丝图形。2.如权利要求1的集成电路衬底，还包括集成电路衬底上的金属布线，集成电路衬底中窗口层比金属布线更远离集成电路衬底。3.如权利要求1的集成电路器件，其中缓冲图形包括第一缓冲图形，该器件还包括第一缓冲图形和熔丝图形之间的第一绝缘层；第一缓冲图形和集成电路衬底之间的第二缓冲图形；以及第二缓冲图形和第一缓冲图形之间的第二绝缘层。4.如权利要求3的集成电路器件，其中熔丝图形包括第一导电材料，第一缓冲图形包括第二导电材料，第二缓冲图形包括第三导电材料，其中第二和第三导电材料不同于第一导电材料，以及其中第一和第二缓冲图形是平坦的。5.如权利要求4的集成电路器件，其中第一导电材料包括铝、钨和/或铜，其中第二导电材料包括多晶硅、钌、铂、铱、氮化钛、氮化钽和/或氮化钨，以及其中第三导电材料包括多晶硅、钌、铂、铱、氮化钛、氮化钽和/或氮化钨。6.如权利要求3的集成电路器件，还包括集成电路衬底和邻近第二缓冲图形的第二绝缘层之间的线条图形；第一和第二绝缘层中的接触孔；以及在接触孔中将熔丝图形电连接到线条图形的接触栓塞。7.如权利要求3的集成电路器件，还包括第二绝缘层和邻近第一缓冲图形的第一绝缘层之间的导电层图形；第一绝缘层和熔丝图形上的第三绝缘层；导电层图形上的第三绝缘层上的金属布线，其中第一和第三绝缘层定义其中的通孔；在通孔中电连接导电层图形和金属布线的导电栓塞。8.如权利要求3的集成电路器件，其中集成电路器件包括集成电路存储器。9.一种形成集成电路器件的方法，包括在集成电路衬底上形成定义熔丝区的窗口层，以致窗口层是形成在集成电路器件的上部和凹陷集成电路器件的表面底下；在集成电路衬底和窗口层之间形成缓冲图形；以及在缓冲图形和窗口层之间形成熔丝图形。10.如权利要求9的方法，还包括在集成电路衬底上形成金属布线，金属布线比窗口层更远离集成电路衬底。11.如权利要求10的方法，其中形成缓冲图形包括形成第一缓冲图形，该方法还包括在第一缓冲图形和熔丝图形之间形成第一绝缘层；在第一缓冲图形和集成电路衬底之间形成第二缓冲图形；以及在第二缓冲图形和第一缓冲图形之间形成第二绝缘层。12.如权利要求11的方法，其中形成窗口层包括在第一绝缘层上形成第三绝缘层；在第三绝缘层上形成钝化层；刻蚀熔丝区中的钝化层和第三绝缘层为熔丝图形上的窗口层，窗口层凹陷在集成电路器件的表面之下。13.如权利要求11的方法，其中形成熔丝图形包括形成包括第一导电材料的熔丝图形，其中形成第一缓冲图形包括形成包括第二导电材料的第一缓冲图形；其中形成第二缓冲图形包括形成包...

【专利技术属性】
技术研发人员：金铉哲，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：