一种具有空气间隔的集成电路结构及其制作方法技术

一种具有空气间隔的集成电路结构，其特征在于所述结构包含有：　　　　一基底，其上具有一底层；　　　　一第一层金属导线图案，形成于该底层上；　　　　一第二层金属导线图案，形成于该第一层金属导线图案上方；　　　　一支撑结构，形成于该第一层金属导线图案以及该第二层金属导线图案之间，用来支撑该第二层金属导线图案，其中该支撑结构包含有一经过等向性蚀刻的介电层；以及　　　　由一盖层所形成的复数个空气间隔，形成于该第二层金属导线图案之间。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是提供一种高效能(high performance)集成电路(integratedcircuit，IC)结构，尤指一种具有空气间隔(air gap)的集成电路结构及其制作方法。本专利技术尤其适用于需要高运作效能以及高积集度的逻辑IC或整合性IC(例如系统整合芯片(system-on-chip，SOC))领域。而本专利技术形成具有空气间隔的集成电路结构的方法则提供半导体制造业者一可达到量产(mass production)规模的完整解决方案。
技术介绍
随着半导体制造技术的进步，制作于一半导体晶圆上的半导体组件设计尺寸也持续地缩小，并已经演进到深次微米世代。然而，集成电路密度不断地提高的结果，却造成各金属导线间的时间延迟(RC delay)问题对集成电路的运作效能的影响日渐显著，尤其当制程线宽(line width)降到0.15微米以下，甚至0.13微米以下的半导体制程时，时间延迟对组件运作效能所造成的影响更为明显。金属内联机间的时间延迟可以用金属导线的电阻值(R)与金属导线间的寄生电容(C)的相乘积来表达。目前减少半导体芯片的金属内联机时间延迟现象主要朝两个方向进行第一是使用电阻值较低的金属材料做为金属导线，第二则是降低各金属导线间的寄生电容，以增加金属内联机的传输速度同时减少电能消耗。在习知的作法中，降低各金属导线间的寄生电容的方法主要是采用如FSG、HSQ、FLAREKTM或SiLKTM等低介电常数(k＜3)材料。这些低介电常数材料的特性基本上需包括有低介电常数、低表面导电度(surfaceconductance，surface resistivity＞1015Ω)、低应力(compressive orweak tensile＞30MPa)、优异的机械强度及化学与热稳定性、低吸水性以及制程兼容性(process compatibility)。然而许多低介电常数材料都有严重的可靠度(reliability)以及与金属整合后产生的问题。因此，在新世代的低介电常数材料尚未问世之前，如何以制程技术克服时间延迟所造成的运作效能降低问题，便成为一值得探讨与改进的课题。由于空气的理想介电常数接近于1，因此使用空气(air)做为金属内联机的绝缘物质，也是降低金属导线间寄生电容的解决方案之一。虽然许多利用空气的低介电常数特性应用于集成电路的技术已经被公布出来，但是大部分却都不具有量产价值。例如在美国专利第4920639号中，Lan Y.K.Yee即揭露一种制作具有空气间隔的集成电路的方法，其作法是先利用光阻作为金属内联机间的暂时介电层，待完成金属内联机的制作后，再利用溶剂去除部分、甚至所有的光阻，而于金属内联机间形成大量的空气间隔。这种作法会使得金属内联机几乎完全被架空，而无法获得足够的支撑，容易造成集成电路受到机械力而损坏。此外，美国专利第6130151号揭露一种形成空气间隔于金属内联机间的硅氧层内的方法，其作法是先形成硅氧层以及一氮硅层于金属层上，然后经由一微影(photo lithography)制程于氮硅层上定义出复数个开口，再进行一蚀刻制程沿着前述的开口依序蚀刻硅氧层及氮硅层或仅蚀刻硅氧层，以形成空气间隔于硅氧层内。美国专利第5949143号则揭露一种形成空气间隔于金属内联机间的方法，其作法是先形成一双镶嵌金属内联机于介电层中，然后再沉积一蚀刻终止层(etch stop layer)于金属内联机及介电层之上，但裸露出部分的介电层，最后进行一蚀刻制程完全地去除未被蚀刻终止层覆盖的介电层，以于各该金属联机以及蚀刻终止层之间形成空气间隔。其它诸如美国专利案号5324683、6077767、6083821与5407860等，也都分别揭露各式于金属内联机间形成空气间隔的方法，在此不多赘述。然而，上述这些习知技术除了制程过于复杂，难以整合之外，同时也面临一些可靠度问题，例如金属内联机无法获得足够的支撑。本专利技术则可以提供一完整的解决方案，以解决习知技术无法突破的瓶颈，可达到一量产规模。
技术实现思路
本专利技术的主要目的在提供一种高操作效能的集成电路结构及其制作方法。本专利技术的另一目的在提供一种具有空气间隔以及足够支撑的集成电路结构及其制作方法，以于金属内联机间制作大量的空气间隔，进而达到减少金属内联机的时间延迟的功效。依据本专利技术的目的，一种同时具有大量空气间隔以及使内联机金属线路具备足够支撑的高性能集成电路结构首先被揭露出来。该集成电路结构包含有一第一层金属导线图案，形成于一底层上；一第二层金属导线图案，形成于该第一层金属导线图案上方；一支撑结构，形成于该第一层金属导线图案以及该第二层金属导线图案之间，用来支撑该第二层金属导线图案，其中该支撑结构包含有一经过非等向性蚀刻的介电层；以及由一盖层所形成的复数个空气间隔，形成于该第二层金属导线图案之间。本专利技术同时揭露一种制作上述高性能集成电路的方法。在本专利技术的最佳实施例中，该方法首先于一基底上形成一底层，并于该底层上形成一第一层金属导线图案。接着于第一层金属导线图案以及底层上形成一介电层，并于该介电层上形成一第二层金属导线图案。随后利用第一层金属导线图案以及第二层金属导线图案作为一蚀刻屏蔽，非等向性蚀刻部分的该介电层以及该底层，以形成复数个凹槽，同时使剩余的介电层构成第二层金属导线图案的支撑结构。最后进行一化学气相沉积(CVD)制程，以于各该凹槽表面以及第二层金属导线图案上沉积一盖层，并封盖各该凹槽，形成复数个空气间隔。由于本专利技术利用金属层图案、或用于定义金属层图案的光阻层作为蚀刻屏蔽，来对金属层图案下方的介电层进行一等向性蚀刻及一非等向性蚀刻，以于金属内联机间形成复数个空气间隔，进而达到减少金属内联机的时间延迟的功效。此外，利用本专利技术方法所形成的集成电路结构具有使金属内联机或得足够支撑的介电层架构，可以提高集成电路的可靠度。附图说明图1为本专利技术较佳实施例中具有空气间隔或空气悬隔(air bridge)的集成电路结构的剖面示意图；图2至图6为本专利技术的较佳实施例中具有空气间隔的集成电路的制作方法示意图；图7与图8为本专利技术实施例二的制程方法示意图；图9与图10为本专利技术实施例三的制程方法示意图；图11至图14为制作具有空气间隔的集成电路的制作方法示意图，而此空气间隔是形成于导线间空隙过大的区域内。符号说明10-半导体芯片11-基底12-底层 13-第一层金属图案13a-金属插塞14-介电层15-第二层金属16-光阻层17-第二层金属图案17a-虚设图案17b-侧壁子18-孔隙18a-空气间隔19-盖层20-光阻层22a-空气间隔22b-空气间隔23a-空气间隔23b-空气间隔24-介电层24a-插塞26-介电层26a-插塞28-介电层M1-金属图案层M2-金属图案层M3-金属图案层 具体实施例方式请参考图1，图1为本专利技术较佳实施例中具有空气间隔(air gap)或空气悬隔(air bridge)的集成电路结构的剖面示意图。如图1所示，半导体芯片10包含有一基底11，可以为一单晶硅基底或其它半导体基底。在基底11的表面上可以包含有已经制作完成的半导体组件，例如存储单元(memory cell)、MOS晶体管、电阻或电容等等。由于这些组件并非本专利技术的重点，因此并未显示在图标本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有空气间隔的集成电路结构，其特征在于所述结构包含有一基底，其上具有一底层；一第一层金属导线图案，形成于该底层上；一第二层金属导线图案，形成于该第一层金属导线图案上方；一支撑结构，形成于该第一层金属导线图案以及该第二层金属导线图案之间，用来支撑该第二层金属导线图案，其中该支撑结构包含有一经过等向性蚀刻的介电层；以及由一盖层所形成的复数个空气间隔，形成于该第二层金属导线图案之间。2.根据权利要求1所述的集成电路结构，其特征在于该基底为一硅基底。3.根据权利要求1所述的集成电路结构，其特征在于该第一层金属导线图案以及该第二层金属导线图案是皆由铜所构成。4.根据权利要求1所述的集成电路结构，其特征在于该第一层金属导线图案以及该第二层金属导线图案皆包含有铝金属。5.根据权利要求1所述的集成电路结构，其特征在于该支撑结构另包含有至少一电连接该第一层金属导线图案以及该第二层金属导线图案的接触插塞(via plug)。6.根据权利要求1所述的集成电路结构，其特征在于该盖层是利用电浆加强化学气相沉积法(plasma-enhanced CVD，PECVD)或高密度电浆化学气相沉积法(high density plasma CVD，HDPCVD)形成。7.根据权利要求1所述的集成电路结构，其特征在于该第二层金属导线图案的支撑结构具有一底切轮廓。8.一种具有空气间隔的集成电路结构，其特征在于所述集成电路结构包含有一第一层金属导线图案，形成于一底层上；一第二层金属导线图案，形成于该第一层金属导线图案上方；一支撑结构，形成于该第一层金属导线图案以及该第二层金属导线图案之间，用来支撑该第二层金属导线图案；以及由一盖层所形成的复数个空气间隔，形成于该第二层金属导线图案之间。9.根据权利要求8所述的集成电路结构，其特征在于该支撑结构包含有至少一电连接该第一层金属导线图案以及该第二层金属导线图案的接触插塞(via plug)。10.根据权利要求8所述的集成电路结构，其特征在于该支撑结构包含有一经过等向性蚀刻的介电层。11.根据权利要求8所述的集成电路结构，其特征在于该第二层金属导线图案包含有一虚设图案(dummy pattern)，使缩小该第二层金属导线图案的金属导线间空隙。12.根据权利要求8所述的集成电路结构，其特征在于该第二层金属导线图案包含有一侧壁子形成于该第二层金属导线图案的各侧壁上。13.根据权利要求8所述的集成电路结构，其特征在于该盖层是利用电浆加强化学气相沉积法(PECVD)或高密度电浆化学气相沉积法(HDPCVD...

【专利技术属性】
技术研发人员：卢火铁，李大为，王光志，杨名声，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：