金属互连结构及其制作方法技术

本发明专利技术提供一种金属互连结构与其制法，以提供在介质层内布线通孔的合金元素层。该合金元素层因此插入于关键电迁移失败的位置，也即在下方金属的通孔之下方的快速扩散的位置。一旦在通孔执行铜填充，退火步骤允许合金元素进入固态溶液，以铜进入并环绕该通孔。合金元素与位在铜线中的通孔的底部的铜的固态溶液改善该结构的电迁移可靠度。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是关于半导体工艺的领域，特别是关于在金属互连结构中电迁移空隙的降低。
技术介绍
关于超大型积体半导体装置接线对高密度与效能急遽增加的需求已难以提供次微米尺寸、低容阻金属化图案而满足。此特别适用当由于微小化而具有高纵横比(深度对宽度)的次微米细微结构特征例如通孔、接触区域、线、凹槽、以及其它形状开口或凹处。习知的半导体装置一般包括半导体基板(通常为掺杂的单晶硅)与复数个依序形成之间层介质以及导电图案。自其形成的集成电路包括复数个以联机(inter-wiring)间间距隔开的导线图案。一般来说，垂直间隔金属化层的导电图案以垂直向填充通孔的导电插脚电气连接，该通孔形成在隔开金属层之间层介质层，而其它充填接触孔的导电插脚以主动装置区域(例如晶体管的源极/汲极区域，形成于半导体基板之内或之上)建立电连接。形成在类似凹槽开口的导线一般实质平行半导体基板而延伸。依据现今技术此类的半导体装置可包括5层或更多层的金属化以满足装置几何与微微小化(micro-miniaturization)要求。用以形成用于电互连垂直分隔的金属化层的导电插脚的常见使用方法为熟知的金属镶嵌法(damascene)型式工艺。一般而言，此工艺包含在介质间层形成开口(或通孔)，其依序隔开垂直分隔的金属化层。此通孔一般使用习知的微影与蚀刻技术而形成。在通孔形成之后，利用习知技术将通孔以导电材料(例如钨或铜)填充。于介质间层的表面的多余导电材料一般接着以化学机械平面化技术(CMP)移除。高效能微处理器应用需要快速的半导体电路，以及集成电路的速度随着互连图案的电阻与电容而反向变化。当集成电路变得更复杂并且细微结构特征尺寸与间隔变得更小，则集成电路的速度变得与晶体管本身更无关，而与互连图案更相关。若互连节点绕经相当的距离，例如数百微米或更多(如于次微米技术)，则互连电容值限制电路节点电容负载以及因此而限制电路速度。当积体密度增加并且细微结构特征尺寸减小，依照次微米设计规则，由于集成电路速度延迟，排斥率明显地降低制造产量与增加制造成本。增加电路速度的一种方法是降低导电图案的电阻。一般使用铝，因为其价格便宜、低电阻并且易于蚀刻。然而，当用于通孔/接触处与凹槽的开口的尺寸降至次微米范围，使用铝则会造成步阶覆盖问题。不良的步阶覆盖导致高电流密度与强化的电迁移。再者，当使用低介电常数聚醯胺材料作为介质间层时，与铝接触会产生湿气/偏差的可靠度问题，而这些问题已降低在不同的金属化层之间形成的互连处的可靠度。铜(Cu)以及以铜为主的合金特别适合用于大规模集成电路(VLSI)与超大规模集成电路(ULSI)半导体装置，该等装置需要多层的金属化层。铜以及以铜为主的合金金属化系统具有非常低的电阻率(明显地低于钨，甚至低于先前使用铝及其合金的较佳系统)。此外，铜对电迁移有较高的电阻。再者，铜与其合金享有优于许多其它导电材料(如银与金)相当价格上的优势。并且，相对于铝以及耐熔型材料，铜及其合金可于低温立即地沉积而以熟知的电镀技术形成(与制造产量的要求完全兼容的沉积率)，例如无电(electroless)与电镀技术。图1显示使用铜金属镶嵌法的金属互连结构的部分的横剖面示意图。较低层的金属层10(包括铜线)，也称的为M1，经由通孔14连接至较高层的金属层16(包括铜线)。屏障层18与20(例如以氮化物形成)覆盖金属层10与16。金属层10与16以介质层12(例如以氧化物形成)分隔。通孔14以金属填充而形成导电插脚15。通孔14的形成包含执行通孔蚀刻穿经介质层12与屏障层20，而停止于下方的金属层10上。预溅镀蚀刻工艺(例如使用氩)一般先于通孔屏障与铜沉积使用。在场的影响下移动，藉由电子之间与金属离子的动量交换，电迁移(EM)定义为金属原子的传输。用于图1的铜金属镶嵌结构中电迁移的两个临界接口为在22的界面V1M1与在24的接口V1M2。V1M1接口22的电迁移测试包括从金属层16(M2)中上方的铜线经由导电插脚15与通孔14流通电子至金属层10(M1)中下方的铜线。V1M2接口24的电迁移测试包括电子以相反方向流通。于V1M1接口22的情况，电迁移空隙一般在通孔14的铜/氮化物(或铜/屏障层)的接口产生。如图2中，显示了电迁移空隙26。电迁移空隙26表现出降低装置的可靠度。当铝作为互连材料，为人熟知的是使用合金元素以改善铝电阻以便电迁移。最广泛使用的一种合金元素为铝铜合金。当于铝中加入少量浓度的铜，电迁移的可靠度增加几个数量级。类似地，铜的合金元素已在研究当中。然而，在铝与铜之间有工艺差异，其使得在铜工艺流程中插入合金为挑战性的课题。例如，铝为沉积、图案与蚀刻工艺，而铜一般为具有物理气相沉积(physical vapor deposition，PVD)晶种与电化学填充工艺的金属镶嵌工艺。于电化学沉积期间尝试引入合金至铜线，但许多铜合金于水溶液中不是电活性。另一具潜力溶液为在PVD铜晶种沉积期间溅镀铜合金，但问题在于因为不同金属具有不同溅镀产量，相较于铜矩阵，合金元素倾向以不同速率溅镀。另一问题是在工艺之后，线中的合金元素均匀性，其由晶种层厚度、纵横比、铜标之中合金百分比、退火条件、以及电镀处理以决定。另外影响合金均匀性的问题是线宽变化。
技术实现思路
有需要提供金属互连结构与其制造方法，以于金属化层中使用铜并且在关键电迁移失败位置改善电迁移性质。藉由本专利技术的实施例以满足这些与其它需要，本专利技术的实施例提供金属互连结构，包含铜线与在该铜线上的介质层。通孔经由介质层延伸至铜线。铜合金元素层(包含铜合金元素)布线通孔以及覆盖由通孔曝露的铜线。导电插脚填充通孔。仅于铜线中邻近导电插脚的铜线区域设置铜与合金元素的固态溶液。藉由设置铜合金元素层，其布线直接位于铜线之上的通孔，铜与合金元素的固态溶液可直接在导电插脚之下方的铜线区域形成。因此，在最关键电迁移失败位置(也即在下方的铜线中的通孔之下方的最快扩散位置)设置铜与合金元素的固态溶液。藉由本专利技术的另一实施型态也满足先前提到的需要，本专利技术的另一实施型态提供一种选择合金元素至互连金属化的方法。该方法包括步骤经由介质层蚀刻开口以曝露下方的金属化层的部分；以及，形成通孔。合金元素层沉积于通孔内以布线通孔并且覆盖金属化层的曝露部分。合金元素的固态溶液以及金属化层形成在曝露部分。于本专利技术的再另一实施型态提供一种方法，该方法提供合金元素给位于由介质层覆盖的铜线的顶部的通孔之下方的铜。该方法沉积合金元素层于通孔内以布线通孔并且覆盖由通孔曝露的铜线的顶部。导电插脚形成于通孔内并且执行退火。退火导致在铜线的顶部的合金元素的固态溶液的形成，该铜线的顶部以合金元素层覆盖。本专利技术之上述与其它的特征、实施型态以及优点将由以下的详细说明并且结合图式而更清楚。附图说明图1是根据习知方法建构的金属互连结构的剖面图。图2显示由习知的金属互连工艺方法形成的具有电迁移空隙的图1的结构。图3是根据本专利技术的实施例，于蚀刻通孔之后，金属互连结构的部分的剖面图。图4为根据本专利技术的实施例，显示接续在通孔中沉积合金元素层之后，图3的结构。图5为根据本专利技术的实施例，显示接续在合金元素层之上方沉积屏障金属层之后，图4的结构。图6为根据本专利技术的实施例，显示接续在铜场工艺之后并退火以形成本文档来自技高网...

【技术保护点】
一种金属互连结构，包含：铜线（３０）；位在该铜线（３０）上的介质层（３４）；通孔（３６），经由该介质层延伸至该铜线；铜合金元素层（３８），包含合金元素以布线该通孔（３６）并覆盖由该通孔（３６）曝露的铜线（３０ ）；导电插脚（４８），填充该通孔（３６）；以及在该铜线（４０）中铜与该合金元素的固态溶液，仅位于邻近该导电插脚（４８）的铜线（４６）区域。

【技术特征摘要】
US 2001-6-20 09/884,0271.一种金属互连结构，包含铜线(30)；位在该铜线(30)上的介质层(34)；通孔(36)，经由该介质层延伸至该铜线；铜合金元素层(38)，包含合金元素以布线该通孔(36)并覆盖由该通孔(36)曝露的铜线(30)；导电插脚(48)，填充该通孔(36)；以及在该铜线(40)中铜与该合金元素的固态溶液，仅位于邻近该导电插脚(48)的铜线(46)区域。2.如权利要求1所述的结构，其中该合金元素为以下元素的至少一个锡(Sn)、钯(Pd)、碳(C)、钙(Ca)、镁(Mg)、铝(Al)与铪(Hf)。3.如权利要求2所述的结构，其中该导电插脚(48)包含铜。4.如权利要求3所述的结构，复包含位在介于该合金元素层(38)与该导电插脚(48)之间的通孔中的扩散屏障层(40)。5.一种选择性地制合金元素至互连金属化的方法，包含步骤蚀刻开口(36)穿经介质层(34)，以曝露下方金属化层(30)的部分，并且形成通孔(36)；于该通孔(36)中沉积合金元素层(38)，以布线该通孔(36)并且覆盖该金属化层(30)的该曝露部分；以及在该曝露部分形成该合金元...

【专利技术属性】
技术研发人员：PR贝塞尔，L赵，
申请(专利权)人：先进微装置公司，
类型：发明
国别省市：US[美国]