包括层叠的半导体芯片的半导体封装制造技术

本申请公开了包括层叠的半导体芯片的半导体封装。一种半导体封装包括：基板；设置在基板上方的子半导体封装，该子半导体封装包括子半导体芯片、子模制层和重分布导电层，在子半导体芯片的面向基板的有效表面上具有芯片焊盘，子模制层围绕子半导体芯片的侧表面，子模制层具有面向基板的表面，重分布导电层连接到芯片焊盘并在子模制层的所述表面下方延伸；信号子互连器，其具有连接到信号重分布焊盘的上表面以及连接到基板的下表面；电源子互连器，其具有连接到电源重分布焊盘的上表面以及连接到基板的下表面；以及形成在子半导体封装上方并电连接到基板的至少一个主半导体芯片。方并电连接到基板的至少一个主半导体芯片。方并电连接到基板的至少一个主半导体芯片。

【技术实现步骤摘要】
包括层叠的半导体芯片的半导体封装


[0001]本专利文献涉及半导体封装，更具体地，涉及一种多个半导体芯片在垂直方向上层叠的半导体封装。

技术介绍

[0002]电子产品在其尺寸越变越小的同时需要大容量数据处理。因此，越来越需要增加这些电子产品中使用的半导体装置的集成度。
[0003]然而，由于半导体集成技术的限制，难以仅利用单个半导体芯片满足所需功能，因此，已制造了嵌入有多个半导体芯片的半导体封装。

技术实现思路

[0004]在实施方式中，一种半导体封装可包括：基板；设置在基板上方的子半导体封装，该子半导体封装包括子半导体芯片、子模制层和重分布导电层，在子半导体芯片的面向基板的有效表面上具有芯片焊盘，子模制层围绕子半导体芯片的侧表面，子模制层具有面向基板的表面，重分布导电层连接到芯片焊盘并在子模制层的所述表面下方延伸，其中，重分布导电层包括朝着子模制层的边缘延伸的信号重分布导电层以及电源重分布导电层，信号重分布导电层在其端部具有信号重分布焊盘，电源重分布导电层的长度比信号重分布导电层的长度短，电源重分布导电层在其端部具有电源重分布焊盘；信号子互连器，其具有连接到信号重分布焊盘的上表面以及连接到基板的下表面；电源子互连器，其具有连接到电源重分布焊盘的上表面以及连接到基板的下表面；以及形成在子半导体封装上方并且电连接到基板的至少一个主半导体芯片。
[0005]在另一实施方式中，一种半导体封装可包括：基板；设置在基板上方的子半导体封装，该子半导体封装包括子半导体芯片、子模制层以及信号重分布导电层和电源重分布导电层，在子半导体芯片的面向基板的有效表面上具有芯片焊盘，子模制层围绕子半导体芯片的侧表面，子模制层具有面向基板的表面，信号重分布导电层和电源重分布导电层连接到芯片焊盘并且在子模制层的所述表面下方延伸到子模制层的边缘；信号子互连器，其具有连接到形成在信号重分布导电层的端部的信号重分布焊盘的上表面以及连接到基板的下表面；第二电源子互连器，其具有连接到形成在电源重分布导电层的端部的第二电源重分布焊盘的上表面以及连接到基板的下表面；第一电源子互连器，其具有连接到形成在除了电源重分布导电层的端部之外的电源重分布导电层的部分处的第一电源重分布焊盘的上表面以及连接到基板的下表面；以及形成在子半导体封装上方并且电连接到基板的至少一个主半导体芯片。
[0006]在实施方式中，一种半导体封装可包括：基板；具有设置在基板上方的子半导体芯片的子半导体封装，该子半导体封装还包括：位于子半导体芯片的面向基板的表面上的芯片焊盘；子模制层，其围绕子半导体芯片的侧表面，使得子模制层具有面向基板的表面，其中，子模制层的所述表面与子半导体芯片的面向基板的所述表面在同一水平上；以及连接
到芯片焊盘的重分布导电层，其中，重分布导电层包括信号重分布导电层和电源重分布导电层，其中，信号重分布导电层在其端部具有信号重分布焊盘并且电源重分布导电层在其端部具有电源重分布焊盘，并且其中，电源重分布导电层的长度比信号重分布导电层的长度短；信号子互连器，其具有连接到信号重分布焊盘的上表面以及连接到基板的下表面；电源子互连器，其具有连接到电源重分布焊盘的上表面以及连接到基板的下表面；以及形成在子半导体封装上方并且电连接到基板的至少一个主半导体芯片。
附图说明
[0007]图1是当从顶部看时根据本公开的实施方式的子半导体封装的平面图。
[0008]图2是沿着图1的线A1
‑
A1
’
截取的横截面图。
[0009]图3是沿着图1的线A2
‑
A2
’
截取的横截面图。
[0010]图4是例示了当从顶部看时根据本公开的实施方式的半导体封装的平面图。
[0011]图5是例示了图4的半导体封装的基板的上表面的平面图。
[0012]图6和图7是例示了图4的半导体封装的横截面图。
[0013]图8A是说明根据本公开的实施方式的半导体封装的效果的示例的示图。
[0014]图8B是说明根据比较例的半导体封装的效果的示图。
[0015]图9是例示了根据本公开的另一实施方式的子半导体封装的平面图。
[0016]图10是例示了当从顶部看时根据本公开的另一实施方式的子半导体封装的平面图。
[0017]图11是沿着图10的线A3
‑
A3
’
截取的横截面图。
[0018]图12是例示了当从顶部看时根据本公开的另一实施方式的半导体封装的平面图。
[0019]图13是例示了图12的半导体封装的基板的上表面的平面图。
[0020]图14是例示了图12的半导体封装的横截面图。
[0021]图15示出例示了采用包括根据实施方式的半导体封装的存储卡的电子系统的框图。
[0022]图16示出例示了包括根据实施方式的半导体封装的另一电子系统的框图。
具体实施方式
[0023]以下，将参照附图详细描述本公开的各种实施方式。
[0024]附图未必按比例绘制。在一些情况下，附图中的至少一些结构的比例可能已被夸大，以便清楚地示出所描述的实施方式的特定特征。在以多层结构呈现具有两个或更多个层的附图或描述中的特定示例时，如所示的这些层的相对定位关系或布置层的顺序反映了所描述或示出的示例的特定实现方式，不同的相对定位关系或布置层的顺序可能是可能的。另外，多层结构的所描述或示出的示例可能没有反映该特定多层结构中所存在的所有层(例如，两个所示层之间可存在一个或更多个附加层)。作为特定示例，当所描述或示出的多层结构中的第一层被称为在第二层“上”或“上方”或者在基板“上”或“上方”时，第一层可直接形成在第二层或基板上，但也可表示第一层和第二层或基板之间可存在一个或更多个其它中间层的结构。
[0025]在实施方式的以下描述中，当参数被称为“预定的”时，可旨在意指当在过程或算
法中使用参数时预先确定参数的值。参数的值可在过程或算法开始时设定，或者可在执行过程或算法的时段期间设定。
[0026]将理解，尽管本文中使用术语“第一”、“第二”、“第三”等来描述各种元件，但是这些元件不应由这些术语限制。这些术语仅用于将一个元件与另一元件相区分。因此，在不脱离本公开的技术的情况下，一些实施方式中的第一元件在其它实施方式中可被称为第二元件。
[0027]此外，将理解，当元件被称为“连接”或“联接”到另一元件时，其可直接连接或联接到另一元件或者可存在中间元件。相反，当元件被称为“直接连接”或“直接联接”到另一元件时，不存在中间元件。
[0028]根据本公开的实施方式的半导体封装可包括执行主要功能的主半导体芯片以及执行主半导体芯片的操作所需的各种功能的子半导体芯片。主半导体芯片可包括诸如NAND闪存的非易失性存储器，并且在这种情况下，子半导体芯片可包括存储控制器。然而，本公开不限于此，主半导体芯片和子半导体芯片中的每一个可包括各种类型的存储器、逻辑电路等本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装，该半导体封装包括：基板；设置在所述基板上方的子半导体封装，该子半导体封装包括子半导体芯片、子模制层和重分布导电层，在所述子半导体芯片的面向所述基板的有效表面上具有芯片焊盘，所述子模制层围绕所述子半导体芯片的侧表面，所述子模制层具有面向所述基板的表面，所述重分布导电层连接到所述芯片焊盘并且在所述子模制层的所述表面下方延伸，其中，所述重分布导电层包括信号重分布导电层和电源重分布导电层，所述信号重分布导电层朝着所述子模制层的边缘延伸，所述信号重分布导电层在其端部具有信号重分布焊盘，所述电源重分布导电层的长度比所述信号重分布导电层的长度短，所述电源重分布导电层在其端部具有电源重分布焊盘；信号子互连器，该信号子互连器具有连接到所述信号重分布焊盘的上表面以及连接到所述基板的下表面；电源子互连器，该电源子互连器具有连接到所述电源重分布焊盘的上表面以及连接到所述基板的下表面；以及至少一个主半导体芯片，所述至少一个主半导体芯片形成在所述子半导体封装上方并且电连接到所述基板。2.根据权利要求1所述的半导体封装，其中，经过所述电源重分布导电层、所述电源子互连器和所述基板的供电路径比经过所述信号重分布导电层、所述信号子互连器和所述基板的信号传输路径短。3.根据权利要求1所述的半导体封装，其中，所述信号子互连器和所述电源子互连器中的每一个包括焊球、金属凸块或其组合。4.根据权利要求1所述的半导体封装，其中，所述信号重分布导电层从所述子半导体芯片的边缘的一部分向外延伸，并且所述电源重分布导电层从所述子半导体芯片的所述边缘的另一部分向内延伸。5.根据权利要求1所述的半导体封装，该半导体封装还包括：将所述主半导体芯片连接到所述基板的主互连器，其中，所述信号子互连器包括在所述主半导体芯片与所述子半导体芯片之间交换信号的内部信号子互连器，其中，所述主互连器包括在所述主半导体芯片与所述子半导体芯片之间交换所述信号的信号主互连器，其中，所述基板包括连接到所述内部信号子互连器的内部信号子基板焊盘以及连接到所述信号主互连器的信号主基板焊盘，并且其中，所述内部信号子基板焊盘和所述信号主基板焊盘通过形成在所述基板中的连接线彼此连接。6.根据权利要求1所述的半导体封装，该半导体封装还包括：主互连器，所述主互连器将所述主半导体芯片连接到所述基板，并且其中，所述主互连器包括接合引线。7.根据权利要求1所述的半导体封装，其中，所述芯片焊盘沿着所述子半导体芯片在第一方向上的第一侧边缘和第二侧边缘并且沿着所述子半导体芯片在第二方向上的第三侧
边缘和第四侧边缘设置，所述第二方向垂直于所述第一方向，其中，所述信号重分布焊盘包括设置在所述子模制层在所述第一方向上的第一侧边缘和第二侧边缘处的多个信号重分布焊盘，其中，所述信号重分布导电层包括多个信号重分布导电层，其中，连接到设置在所述子半导体芯片的所述第一侧边缘和所述第三侧边缘处的所述芯片焊盘的所述信号重分布导电层朝着设置在所述子模制层的所述第一侧边缘处的所述信号重分布焊盘延伸，并且其中，连接到设置在所述子半导体芯片的所述第二侧边缘和所述第四侧边缘处的所述芯片焊盘的所述信号重分布导电层朝着设置在所述子模制层的所述第二侧边缘处的所述信号重分布焊盘延伸。8.根据权利要求7所述的半导体封装，其中，所述信号重分布导电层具有以所述子半导体芯片为中心的螺旋形状。9.根据权利要求1所述的半导体封装，其中，所述基板包括设置在所述基板在第一方向上的第一侧边缘和第二侧边缘处的基板焊盘，并且其中，所述主半导体芯片包括：至少一个第一主半导体芯片，所述至少一个第一主半导体芯片通过第一主互连器连接到设置在所述基板的所述第一侧边缘处的所述基板焊盘；以及至少一个第二主半导体芯片，所述至少一个第二主半导体芯片通过第二主互连器连接到设置在所述基板的所述第二侧边缘处的所述基板焊盘。10.根据权利要求9所述的半导体封装，其中，所述第一主半导体芯片包括在远离所述基板在所述第一方向上的所述第一侧边缘的方向上偏移层叠的多个第一主半导体芯片，并且其中，所述第二主半导体芯片包括在远离所述基板在所述第一方向上的所述第二侧边缘的方向上偏移层叠的多个第二主半导体芯片。11.根据权利要求1所述的半导体封装，其中，所述主半导体芯片包括存储器，并且其中，所述子半导体芯片包括...

【专利技术属性】
技术研发人员：严柱日，李承烨，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：