通过错误注入和测量进行互连的系统内验证技术方案

系统和设备可以包括错误注入寄存器，其包括错误注入参数信息。系统和设备还可以包括错误注入逻辑电路，用于：从错误注入寄存器中读取错误注入参数信息，以及将错误注入到流量控制单元(微片)中；以及协议栈电路，用于在多通道链路上传输包括错误的微片。注入的错误可由接收机检测，并用于测试和表征链路的各个方面，例如误码率，纠错码，循环冗余校验，重播能力，错误记录和链路的其它特性。错误记录和链路的其它特性。错误记录和链路的其它特性。

【技术实现步骤摘要】
通过错误注入和测量进行互连的系统内验证
[0001]相关申请的交叉引用
[0002]根据35 U.S.C.
§
119(e)，本申请要求于2020年7月27日提交的美国临时专利申请序列号63/057,168的题为“IN
‑
SYSTEM VALIDATION VIA ERROR INJECTION AND MEASUREMENT OF INTERCONNECTS”的权益，该申请的全部内容通过引用并入本文。

技术介绍

[0003]对于每一代PCIe，串行互连中的数据速率提高，跨链路的每个通道的误码率(BER)预计为10
‑
12
。随着链路通道数的增加，BER会受到串扰、符号间干扰(ISI)以及由套接字、通孔、板、连接器和附加卡(AIC)等引起的通道损耗的影响。随着针对下一代数据速率(例如，64GT/s的PCIe Gen 6以及下一代CXL和UPI数据速率)的PAM
‑
4编码的部署，目标BER高达10
‑6。
附图说明
[0004]图1示出了包括多核处理器的计算系统的框图的实施例。
[0005]图2A
‑
2B是根据本公开的实施例的包括一个或多个重定时器的示例性链路的简化框图。
[0006]图3是根据本公开的实施例的支持多个互连协议的公共物理层(公共PHY)的示意图。
[0007]图4A
‑
4B是示出根据本公开的实施例的包括微片(Flit)错误计数器和抖动插入电路的协议栈内的示例性电路和逻辑的示意图。
[0008]图5是根据本公开的实施例的用于将错误注入到微片中的过程流程图。
[0009]图6是根据本公开的实施例的用于将错误注入到微片中的过程流程图。
[0010]图7是根据本公开的实施例的用于发射机侧协议栈将错误注入到有序集中的过程流程图。
[0011]图8是根据本公开的实施例的用于接收机侧协议栈将错误注入到有序集中的过程流程图。
[0012]图9是根据本公开的实施例的用于执行延迟测量的过程流程图。
[0013]图10示出了包括互连架构的计算系统的实施例。
[0014]图11示出了包括分层堆栈的互连架构的实施例。
[0015]图12示出了在互连架构内待生成或接收的请求或分组的实施例。
[0016]图13示出了用于互连架构的发射机和接收机对的实施例。
[0017]图14示出了包括处理器的计算系统的框图的另一实施例。
[0018]图15示出了包括多个处理器插座的计算系统的框的实施例。
[0019]附图未按比例绘制。
具体实施方式
[0020]在以下描述中，阐述了许多特定细节，例如特定类型的处理器和系统配置，特定硬件结构，特定架构和微架构细节，特定寄存器配置，特定指令类型，特定系统组件，特定的测量/高度，特定处理器流水线阶段和操作等的示例，以便提供对本公开的透彻理解。然而，对于本领域的技术人员将显而易见的是，不需要采用这些特定细节来实践本公开。在其它情况下，为了避免不必要地模糊本公开，没有详细描述公知的组件或方法，例如特定和替代的处理器架构，针对所描述算法的特定逻辑电路/代码，特定固件代码，特定互连操作，特定逻辑配置，特定制造技术和材料，特定编译器实现方式，代码中算法的特定表达，特定的掉电和门控技术/逻辑以及计算机系统的其它特定的操作细节。
[0021]虽然以下实施例可以参考在特定集成电路中(例如在计算平台或微处理器中)的节能和能效来描述，但是其它实施例可应用于其它类型的集成电路和逻辑设备。本文描述的实施例的类似技术和教导可以应用于也可以受益于更好的能效和节能的其它类型的电路或半导体设备。例如，公开的实施例不限于台式计算机系统或Ultrabooks
TM
。并且还可以用在其它设备中，例如手持设备、平板计算机、其它轻薄笔记本、片上系统(SOC)设备和嵌入式应用。手持设备的一些示例包括蜂窝电话、互联网协议设备、数码相机、个人数字助理(PDA)和手持PC。嵌入式应用通常包括微控制器、数字信号处理器(DSP)、片上系统、网络计算机(NetPC)、机顶盒、网络集线器、广域网(WAN)交换机或可以执行下面介绍的功能和操作的任何其它系统。此外，本文描述的装置、方法和系统不限于物理计算设备，而是还可以涉及用于节能和能效的软件优化。如在以下描述中将变得显而易见的，本文描述的方法、装置和系统的实施例(无论是参考硬件、固件、软件或其组合)对于平衡性能考虑的“绿色技术”未来至关重要。
[0022]随着计算系统的发展，其中的组件变得越来越复杂。结果，用于在组件之间耦合和通信的互连架构的复杂性也在增加，以确保满足带宽要求以实现最佳的组件操作。此外，不同的细分市场需要互连架构的不同方面来满足市场的需求。例如，服务器需要更高的性能，而移动生态系统有时能够牺牲整体性能来省电。但是，大多数结构的唯一目的是提供最大可能的性能并最大化省电。下面，讨论了许多互连，这将潜在地受益于本文描述的本公开的各方面。
[0023]参考图1，描绘了包括多核处理器的计算系统的框图的实施例。处理器100包括任何处理器或处理设备，例如微处理器、嵌入式处理器、数字信号处理器(DSP)、网络处理器、手持式处理器、应用处理器、协处理器、片上系统(SOC)或其它执行代码的设备。在一个实施例中，处理器100包括至少两个核心—核心101和102，其可以包括非对称核心或对称核心(示出的实施例)。然而，处理器100可以包括可以是对称或不对称的任何数量的处理元件。
[0024]在一个实施例中，处理元件是指支持软件线程的硬件或逻辑。硬件处理元件的示例包括：线程单元，线程槽，线程，处理单元，上下文，上下文单元，逻辑处理器，硬件线程，核心，和/或能够保持处理器状态(例如执行状态或架构状态)的任何其它元件。换句话说，在一个实施例中，处理元件是指能够独立地与诸如软件线程、操作系统、应用或其它代码之类的代码相关联的任何硬件。物理处理器(或处理器插座)通常是指集成电路，它可能包括任意数量的其它处理元件，例如核心或硬件线程。
[0025]核心通常是指位于能够维持独立架构状态的集成电路上的逻辑，其中每个独立维
持的架构状态与至少一些专用执行资源相关联。与核心相反，硬件线程通常是指位于能够维持独立架构状态的集成电路上的任何逻辑，其中独立维持的架构状态共享对执行资源的访问。可以看出，当某些资源被共享而其它资源专用于架构状态时，在硬件线程的命名法与核心之间的界线重叠。然而，操作系统经常将核心和硬件线程视为单独的逻辑处理器，其中操作系统能够单独调度每个逻辑处理器上的操作。
[0026]如图1所示，物理处理器100包括两个核心—核心101和102。这里，核心101和102被认为是对称核心，即，具有相同配置、功能单元和/或逻辑的核心。在另一实施例中，核心101包括乱序处理器核心，而核心102包括有序处理器核心。然而，可以从任何类型的核心本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种装置，包括：错误注入寄存器，包括错误注入参数信息；以及错误注入逻辑电路，用于：从所述错误注入寄存器中读取错误注入参数信息，以及将错误注入到流量控制单元(微片)中；以及协议栈电路，用于在多通道链路上传输包括所述错误的所述微片。2.根据权利要求1所述的装置，其中，所述错误注入参数信息包括用于激活或停用所述错误注入逻辑电路的信息。3.根据权利要求1或2中任一项所述的装置，其中：所述错误注入参数信息包括要被注入到所述微片中的错误数量的指示；以及所述错误注入逻辑电路基于要在所述错误注入参数信息中注入的错误数量的指示来将所述数量的错误注入到所述微片中。4.根据权利要求1
‑
3中任一项所述的装置，其中：所述错误注入参数信息包括依据微片的数量在要包括注入的错误的微片之间的间隔的指示；以及所述错误注入逻辑电路基于所述间隔将错误注入微片中。5.根据权利要求1
‑
4中任一项所述的装置，其中：所述错误注入参数信息包括所述错误要被注入到的微片类型的指示；以及所述错误注入逻辑电路基于所述微片类型将错误注入微片中。6.根据权利要求5所述的装置，其中，在所述错误注入参数信息中的微片类型的所述指示包括错误要被注入到任何非空闲微片、有效载荷微片、无操作(NOP)微片或任何类型的微片中的指示。7.根据权利要求1
‑
5中任一项所述的装置，其中：所述错误注入参数信息包括要被注入到所述微片中的错误的类型的指示；以及所述错误注入逻辑电路基于在所述错误注入参数信息中要被注入的错误的所述类型的所述指示将错误的所述类型注入到所述微片中。8.根据权利要求7所述的装置，其中，错误的所述类型的所述指示能够指示所述错误能够是可纠正错误或不可纠正错误。9.根据权利要求1
‑
8中任一项所述的装置，其中，错误的所述类型的所述指示能够指示所述错误将是在一个前向纠错组中的可纠正错误或是在三个前向纠错组中的可纠正错误。10.根据权利要求1
‑
9中任一项所述的装置，其中，错误的所述类型的所述指示能够指示所述错误将在可纠正错误或不可纠正错误之间随机选择。11.根据权利要求1
‑
10中任一项所述的装置，其中：所述错误注入参数信息包括要被注入到所述微片中的错误的幅度的指示；以及所述错误注入逻辑电路基于要在所述错误注入参数信息中注入的错误的所述幅度的所述指示，将具有所述幅度的所述错误注入到所述微片中。12.根据权利要求1
‑
11中任一项所述的装置，还包括用于接收微片的端口；其中：所述错误注入参数信息包括将否定确认(NAK)注入到接收到的微片中的指示；以及
所述错误注入逻辑电路将NAK注入到接收到的微片中。13.根据权利要求1
‑
12中任一项所述的装置，还包括用于接收微片的端口；其中：所述错误注入参数信息包括对接收到的微片的重播的指示；以及所述协议栈电路使所述微片被重新传输。14.根据权利要求...

【专利技术属性】
技术研发人员：D，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：