具有密封环的半导体器件制造技术

在半导体器件中，在内部部分中形成电路单元且在外围上形成密封内部部分且由金属层的壁组成的密封环。在角落上，密封环除了包含沿外围延伸的直线部分还包含向内延伸的直线部分，从而密封环形成为在每个角落上具有小矩形平面图形的平面图形。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种半导体器件的结构；更具体地说，涉及不透水的壁的结构(这些壁在下文中称为密封环)，这些壁被作为单个单元而提供，其穿过提供在半导体衬底上的每个层间介电膜，且提供在半导体芯片的外围，以密封半导体芯片的内部部分。
技术介绍
在制造半导体器件的工艺中，在晶片状态中进行规定的过程后，晶片被切割成芯片大小，以获得每个半导体芯片。在半导体器件制造中的主要问题是防止空气中的水分或在切割中防止水分渗过切割芯片的横截面而降低了内部器件的性能。为了实现该目的，常用的方法是芯片的外围被一种通常称为密封环的金属图形覆盖。作为这种密封环的金属层一般在形成芯片的内部布线图形的同时形成。在现有技术中，这种类型的密封环2由包围芯片外围的简单矩形图形形成，如图1所示。因此，密封环2形成有从芯片的角落上向外突出的尖角落形状(作为示例，参考公开号为2000-150429的日本专利申请的第3-5页和图3。通常，当该芯片暴露到热循环中时，压力倾向于集中在芯片的角落上，因此，芯片的角落容易发生断裂。此时，在密封环2被形成为上述简单矩形形状的半导体芯片中，在密封环2内部的区域内的角落上可能会发生断裂。在这种情况中，水分可能从断裂部分进入芯片内部，且不能有效获得用于防止水分渗入的密封环2的功能。作为用于抑制出现这种问题的结构，常见的一个示例是密封环2在角落上相对于芯片的每一侧扩展45°，如图2所示。通过这种布置方式，密封环2在角落上比矩形图形更向内部放置。因而，这种结构提供了一定的效果，使针对由于在芯片的角落上发生断裂而导致水分渗入芯片内部的抗水能力有所提高。采用多个密封环类似于获得了抑制由于发生断裂而丧失密封环的功能的效果。但是，为了扩展能够被有效使用的芯片区，优选地，密封环尽可能地向外面放置。在如上所述的密封环在角落上简单地向内放置的密封环结构中，为了防止在角落上发生断裂，密封环在非角落的区域内也必须更多地朝芯片的内部放置。因而限制了能够被有效使用的芯片区。进而，如果考虑到在角落上发生断裂的频率和渗入的深度，那么在一些情况中简单地增加密封环的个数的结构并不能成为防止断裂的有效措施。确切地说，由于介电膜自身上的水分吸收程度、低机械强度和对布线金属的低粘附性，采用最近几年在高集成电路中使用且具有低介电常数的层间介电膜的半导体器件需要有更牢固的密封环。
技术实现思路
本专利技术的一个目标是提供一种带有密封环结构的半导体器件，其中密封环结构能够提高针对角落上的断裂的抗水能力。本专利技术的另一目标是提供一种带有密封环结构的半导体器件，密封环结构可以提高带有高集成电路的半导体器件内的抗水能力，其中高集成电路采用具有低介电常数的介电膜。用于实现这些目标的本专利技术的半导体器件是向密封环添加在角落上向内延伸的直线部分的结构，其中，密封环通常是由简单的矩形平面图形形成包围半导体器件的外围区的形状，因此平面图形还包含有在角落上的小矩形平面图形。尽管在热循环期间由于压力而导致发生断裂，在半导体器件的角落上断裂相对较深地延伸到内部区域中，但这种结构防止了密封环的整体损坏，因而，能够减少出现整体丧失由密封环所构成的密封的功能的情况。此外，根据本专利技术的另一实施例的半导体器件，密封环带有平面图形，其中，在非角落的外围区域内，半导体器件的内部部分由n(n是等于或大于1的整数)组的直线部分与外部隔离，在角落上，内部部分由(n+1)或更多组的直线部分与外部隔离。以这种方式在角落上增加用于把内部部分与外部隔离的密封环的个数能够大大降低在角落上发生断裂的可能性，在角落上容易发生断裂且会导致丧失由密封环所构成的密封的功能。因此，特别在使用具有低介电常数的膜作为介电膜的时候和即使在容易发生断裂的角落上，借助由密封环所实现的密封的功能，本专利技术能够防止介电膜对水分的吸收，从而防止了由于对水分的吸收而导致器件变坏，其中，具有低介电常数的膜的特征是高水分吸收和低机械强度。参考示出了本专利技术的示例的附图，下面的描述将使本专利技术的上述和其它目标、特性和优点变得清楚明了。附图说明图1是示出了作为现有技术的一个示例的半导体器件的密封环的结构的平面图；图2是示出了作为现有技术的另一示例的半导体器件的密封环的结构的平面图；图3是本专利技术的实施例的半导体器件的平面图；图4是图3中的半导体器件的一个角落的放大图； 图5是沿图4中的B-B′线切开的剖面图；以及图6是沿图4中的A-A′线切开的剖面图。具体实施例方式如图3所示，在本专利技术的半导体器件中，在中心区域内形成电路单元11且放置包围电路单元11的外围的密封环12。在半导体器件中，如图5和6所示，在硅衬底13上相继层叠包含元件的介电膜14、第一布线层介电膜15、第一通路介电膜16和第二布线层介电膜17。电路单元11由形成在这些介电膜中的每一个里面的元件、布线和通路(未在图中示出)组成。形成的密封环12穿过这些介电膜中的每一个且由与用在布线内的金属相同的金属组成，其中，布线形成在这些介电膜中的每一个里面。这些密封环12能够以与布线图形形成方法类似的方法而形成，且与形成半导体器件的布线图形同时形成。密封环12的平面图形是这样的图形在沿半导体器件的外围的三个同心组内形成矩形图形，其进行延伸，以密封器件的内部区域。以矩形形式延伸的密封环12的每个直线部分的宽是1μm且每个直线部分之间的距离是2μm。如图4所详细示出，在半导体器件的角落上的密封环12的平面图形还包含有向内延伸的直线部分。这些向内延伸的直线部分和沿外围延伸的直线部分在角落上形成小矩形图形。密封环12的平面图形在角落上向内延伸的直线部分也形成有三组。因此，半导体器件的内部部分由在半导体器件的角落上的最少四个和最多六个的密封环12与外部隔离。根据上述本专利技术的密封环12的结构，不仅增加了密封环12的个数，还在角落上形成了向内延伸的密封环12，其中，角落是最容易由于压力而发生断裂的区域。因而，能够大大降低由于断裂而导致丧失密封环的功能的可能性。虽然已使用了具体术语对本专利技术的优选实施例进行描述，但是这种描述只是作为示例性的，且应当理解，在不脱离所附权利要求书的精神或范围的情况下，可以作出改变和修改。本文档来自技高网...

【技术保护点】
一种半导体器件，包含：　　　　形成在衬底上的多层介电膜；　　　　形成在所述半导体器件的内部部分中的所述介电膜内的电路单元；以及　　　　不透水的壁，其穿过所述介电膜中的每一个，密封其里面形成有所述电路单元的内部部分，以及作为一个单元形成在所述半导体器件的外围上；　　　　其中，所述壁包含在所述半导体器件的角落的平面矩形图形，所述平面矩形图形包含沿外围延伸的直线部分和向内延伸的直线部分。

【技术特征摘要】
JP 2003-1-30 22768/2003;JP 2003-9-17 324210/20031.一种半导体器件，包含形成在衬底上的多层介电膜；形成在所述半导体器件的内部部分中的所述介电膜内的电路单元；以及不透水的壁，其穿过所述介电膜中的每一个，密封其里面形成有所述电路单元的内部部分，以及作为一个单元形成在所述半导体器件的外围上；其中，所述壁包含在所述半导体器件的角落的平面矩形图形，所述平面矩形图形包含沿外围延伸的直线部分和向内延伸的直线部分。2.如权利要求1所述的半导体器件，其中所述壁带有密封所述半导...

【专利技术属性】
技术研发人员：松本明，深濑匡，井口学，小室雅宏，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]