【技术实现步骤摘要】
本专利技术涉及一种施于衬底材料的分配及分配系统。特别地,本专利技术涉及在半导体封装制造中使用的液体材料的分配。尤其是,本专利技术涉及一种已装配在衬底,例如线路板上的半导体器件的底部填充方法及装置。
技术介绍
在电子工业中,普遍是电力和机械地装配半导体器件,也就是,将一种集成电路芯片装配到衬底上。这样一种结构排列通常被称作“倒装法”。“倒装法”是在一个晶片形状内利用电力传导接触,或粘结垫,直接向上地进行装配。然后,将每一个“倒装芯片”半导体器件从晶片中分离出来并翻转致使现在向上的直接电接触可以被电连接到衬底上相应的接触点。一种典型的电连接包括在衬底上的焊接块和倒装芯片活性表面上的粘结垫之间的接触。很多情况下焊接块和/或粘结垫被再流平以在倒装芯片半导体器件和衬底之间形成焊接接点。这导致在半导体器件和衬底之间形成缝隙。半导体器件和衬底通常是由具有不同机械性能的不同材料形成的,因此,它们对于操作条件和机械负载有不同的反应。这种情况在半导体器件和衬底之间的电连接上产生应力。这样,为了加强和巩固半导体器件和衬底之间的机械连接,在电子工业中通常使用封胶填充材料来填充半导体器件和衬底之间的缝隙。随着电子工业向更大尺寸的芯片和更小尺寸的缝隙发展,封装和/或填充所必需的时间变得更长且有效性较差。而且,由于电连接的空间变得更加密集,在底部填充产生空隙的可能,也就是没有封装材料的空穴,变得更大。在封装材料内空隙的存在削弱了整体结构,对于最终产品的可靠性有着负面影响。本专利技术的一个目的是提高在装配到衬底上的芯片间的缝隙中需要底部填充封装材料的电子元件的耐久性和可靠性。本专利技术 ...
【技术保护点】
一种装置使用封装剂材料底部填充集成电路芯片与衬底之间的缝隙以封装其间形成的多个电连接,包括:一个多腿真空工具,沿着芯片的至少两个外边缘支撑在衬底上,该工具具有界定一个部分封闭气室(plenum)的侧壁,由此对气室施加的负压在缝隙与气 室之间产生压降,以使封装剂材料从衬底一个位置沿芯片的至少一个外边缘流入该缝隙中。
【技术特征摘要】
US 2001-10-31 29/151,038;US 2002-6-14 29/162,409;U1.一种装置使用封装剂材料底部填充集成电路芯片与衬底之间的缝隙以封装其间形成的多个电连接,包括一个多腿真空工具,沿着芯片的至少两个外边缘支撑在衬底上,该工具具有界定一个部分封闭气室(plenum)的侧壁,由此对气室施加的负压在缝隙与气室之间产生压降,以使封装剂材料从衬底一个位置沿芯片的至少一个外边缘流入该缝隙中。2.如权利要求1所述的装置,其中,该工具具有至少两个接口,该接口形成在位于相对且大致平行于衬底的工具的一个壁内。3.如权利要求1所述的装置,其中,该工具具有至少两个接口,该接口位于工具的至少一个垂直于衬底取向的外壁内。4.如权利要求1所述的装置,其中,该工具包括至少一个内壁以将气室划分为一个以上的分区,每个分区带有至少一个接口且将负压施于每个分区内而使封装剂材料的底部填充。5.如权利要求1所述的装置,其中,该气室包括一个大致平行于衬底方向的插块,以将气室划分为上下方区域,该插块具有多个在其中形成的孔,并将施于上方区域中的负压通过该孔传递到下方区域中,该插块中孔的尺寸和形状被设计为使气从室的上方区域至下方区域的负压达到所需的分布。6.如权利要求1所述的装置,其中,该工具包括至少一个插块壁部分,构造成与芯片的一个边缘分隔开,从而允许少量的大气进入到气室中。7.一种用来底部填充集成电路芯片与衬底之间的缝隙的装置,包括一种工具,具有多个在其内形成有至少一个接口的壁,这些壁界定出一气室,该工具具有多个腿用来沿着芯片的多个边缘延伸并使气室沿着多个腿与所述缝隙相通;一个负压源,通过接口可操作地连接到气室,这样当液体封装剂焊缝沿着芯片的至少一个边缘沉积在衬底上时,在缝隙和气室之间产生压降而使液体封装剂流入朝着气室的缝隙中并底部填充芯片;以及一个控制器可操作地连接到负压源上,其包括至少一个真空量控制阀,以选择性地控制由负压源施于气室上的负压量,和一个阀,用来选择性地控制施于气室的负压量变化的速率。8.如权利要求7所述的装置,其中,该控制器包括一个可变真空控制阀,其通过电力输入可选择地控制。9.如权利要求7所述装置,进一步包括一个用来支撑多个同类多腿工具的安装板,该安装板可相对于装配在衬底上的多个同类芯片定位,负压源可操作地连接到每一多腿工具的气室上并连接到控制器上,从而可选择地控制多个芯片的同时底部填充。10.如权利要求9所述的装置,其中,每一工具具有多个接口,相应的多个通道可操作地连接到控制器以能够可选择地控制所施加的负压源,从而根据相对于气室的相应接口位置区别不同的通道。11.一种底部填充支撑在衬底上的集成电路芯片的方法,包括沿着芯片的至少一个边缘布置封装剂材料焊缝;在衬底上定位一个多腿工具,该工具的第一和第二腿沿着芯片的至少两个其余的边放置,第一和第二腿界定了至少一个与芯片相邻的气室;以及将负压施于气室以使封装剂材料流底部填充集成电路芯片。12.如权利要求11所述的方法,其中,该气室负压的施加是通过一个以上的接口而进行的。13.如权利要求11所述的方法,其中,该工具具有至少两个接口,该接口形成在工具的一个壁内,该壁位于衬底对面且大致平行于衬底。14.如权利要求11所述的方法,其中,该工具具有至少两个接口,该接口位于工具的至少一个外壁内,该外壁的方向垂直于衬底。15.如权利要求11所述的方法,其中,该工具包括至少一个内壁以将气室划分为一个以上的分区,每个分区带有至少一个接口,且将负压施于每个分区而使封装剂材料底部填充。16.如权利要求15所述的方法,其中,选择施于分区的负压量以在芯片下得到所需的封装剂材料流形。17.如权利要求11所述的方法,其中,该气室包括一个大致平行于衬底的插块,以将气室划分为上下方区域,该插块具有形成在其中的多个孔,并将施于上方区域中的负压通过该孔传递到下方区域,该插块中孔的尺寸和形状被设计为使从气室的上方区域至下方区域的负压达到所需的分布。18.如权利要求11所述的方法,进一步包括沿着芯片的至少二个边缘设置二个封装剂材料焊缝(bead);沿着芯片与二个焊缝相对的两侧定位工具的腿;以及将负压施于气室而使封装剂材料流底部填充集成电路芯片。19.一种底部填充衬底和集成电路芯片之间间隙的方法,包括沿着芯片的至少二个边缘将二个连续的液体封装剂焊缝沉积在衬底上;沿着芯片的至少二个边缘放置一个多腿工具,该工具具有至少两个腿,该腿带有多个壁,该壁形成一个部分封闭的气室和至少一个接口;以及将负压通过至少一个接口施于气室从而在缝隙与气室之间产生压降,而使封装剂材料流入到该缝隙中。20.如权利要求19所述的方法,其中,该工具包括一个以上的接口,且负压通过每一接口施于气室。21.如权利要求20所述的方法,其中,该工具包括至少一个内壁以将气室划分为一个以上的分区,每个分区带有至少一个接口,且将负压施于每个分区而使封装剂材料底部填充。22.如权利要求22所述的方法,其中,选择施于分区的负压量以在芯片下得到所需的封装剂材料流形。23.如权利要求19所述的方法,其中,该气室包括一个大致平行于衬底方向的插块,以将气室划分为上下方区域,该插块有多个形成在其中的孔,并将施于上方区域中的负压通过该孔传递到下方区域中,该插块中孔的尺寸和形状被设计为使从气室的上方区域到下方区域的负压达到所需的分布。24.一种根据权利要求11所述的步骤制造的集成电路芯片。25.一种底部填充集成电路芯片与衬底之间缝隙的方法,包括沿着芯片的至少二个边缘将连续的液体封装剂焊缝沉积在衬底上;沿着芯片的至少二个边缘放置一个多腿工具,该工具具有多个壁,该壁形成一个部分封闭的气室和至少一个接口;以及将负压通过至少一个接口施于气室以在缝隙与气室之间产生压降,并使封装剂材料流入到缝隙中,其中,所施加的负压量被选择控制以实现封装剂的所需流形。26.如权利要求25所述的方法,其中,所施加负压的选择性控制包括在施加步骤中选择一个所施加的负压量;以及控制一个真空量控制阀以达到所选量,真空量控制阀可操作地连接到气室和负压源上。27.如权利要求25所述的方法,其中,施加负压的选择性控制包括在施加步骤中选择负压施加的速率;以及控制阀以得到所选的速率,该阀可操作地连接到气室和负压源上。28.如权利要求26所述的方法,其中,该选择性控制进一步包括在施加步骤中选择一个负压施加的速率;以及控制阀以得到所选的速率,这样来选择性地控制负压量及施加和除去负压的速率。29.如权利要求25所述的方法,进一步包括通过多个安装在板上的相同工具同时在多个工作站进行放置及施加步骤,用于相对于多个同类集成电路芯片移动就位。30.如权利要求29所述的方法,其中,每一工具包括多个真空通道,它们可操作地...
【专利技术属性】
技术研发人员:B休伊,DN帕吉特,H基尼奥内斯,
申请(专利权)人:诺德森公司,
类型:发明
国别省市:US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。