半导体器件制造技术

一种半导体器件，具备从对半导体衬底（１）的主表面垂直的方向观看时，包围元件形成区，同时电隔离一元件形成区与另一元件形成区的元件隔离部分（３）；和　　　　设置于所述元件形成区的多个元件（Ｓ１、Ｓ２、Ｓ４、ＩＧＢＴ），其特征是：　　　　所述多个元件包括：起锁存电路的大尺寸开关作用的第１场效应型晶体管（Ｓ１、Ｓ２）和第２场效应型晶体管（Ｓ２、Ｓ４、ＩＧＢＴ）；　　　　所述半导体器件是在所述第１场效应型晶体管（Ｓ１、Ｓ２）和所述第２场效应型晶体管（Ｓ２、Ｓ４、ＩＧＢＴ）中任一方的下侧完全耗尽的状态下使用的；以及　　　　所述第１场效应型晶体管（Ｓ１、Ｓ２）和第２场效应型晶体管（Ｓ２、Ｓ４、ＩＧＢＴ）共用源区或漏区（１２、１４、１６）。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种具备场效应型晶体管的半导体器件。
技术介绍
从来，采用场效应型晶体管制造半导体器件。至于这样的半导体器件，从与半导体衬底主表面垂直的方向观看时，在被器件隔离部分包围的元件形成区内，设置一个场效应型晶体管。例如，在元件形成区内仅设置P沟道型晶体管，而不设置其它元件的构造。在上述这样的元件形成区，在仅形成一个场效应型晶体管构造的半导体器件中，需要通过元件隔离部分分成一个一个晶体管。因此，不可能缩小与半导体衬底主表面平行方向的面积。
技术实现思路
本专利技术的目的是提供一种能使与半导体衬底主表面平行的平面上的元件微细化构造的半导体器件。本专利技术的半导体器件具备，从对半导体衬底主表面垂直方向观看时，包围元件形成区，同时电隔离一元件形成区与另一元件形成区的元件隔离部分；和设于元件形成区的多个元件。并且，多个元件包括起锁存电路的大尺寸开关作用的第1场效应型晶体管和第2场效应型晶体管。并且，该半导体器件是在第1场效应型晶体管和第2场效应型晶体管中任一方的下侧完全耗尽的状态下使用的。并且，第1场效应型晶体管和第2场效应型晶体管共用源区或漏区。倘若采用上述构成，就能缩小形成锁存电路的大尺寸开关的元件形成区面积。因此，能够使半导体器件微细化。本专利技术第2方面的半导体器件具备具有第1导电型沟道区的第1场效应型晶体管；和具有与第1导电型相反导电型的第2导电型沟道区的第2场效应型晶体管。并且，该半导体器件要形成为，第1场效应型晶体管的栅电极和第2场效应型晶体管的漏电极由整体性形成的同一导电层构成，并在规定方向连续直线性延伸。并且，该半导体器件要形成为，第1场效应型晶体管的源电极和第2场效应型晶体管的源电极由整体性形成的同一导电层构成，并在规定方向连续直线性延伸。并且，第1场效应型晶体管的源电极与第2场效应型晶体管的漏电极之间的电位差大约为第1场效应型晶体管的栅电极与源电极之间的电位差。并且，第2场效应型晶体管漏电极下侧的第2导电型杂质扩散区与第1场效应型晶体管栅电极下侧的第2导电型杂质扩散区之间的穿通电压比第1场效应型晶体管源电极与第2场效应型晶体管漏电极之间的电位差要大。倘若采用上述这种构成，就能使第1场效应型晶体管与第2场效应型晶体管之间的距离极其接近。因此，能够缩小元件形成区面积。附图说明图1是用于说明实施例1的半导体器件构造图。图2是实施例1的半导体器件电路图。图3是用于说明实施例1半导体器件工作时形成的耗尽层图。图4是用于说明实施例1半导体器件工作时形成的耗尽层图。图5是用于说明实施例2的半导体器件构造图。图6是实施例2的半导体器件电路图。图7是用于说明实施例3的半导体器件工作时形成的耗尽层图。图8是用于说明实施例3半导体器件工作时形成的耗尽层图。图9是实施例3的半导体器件电路图。图10和图11是用于说明实施例4的半导体器件构造图。图12是实施例4的半导体器件电路图。图13到16是用于说明实施例5到8的半导体器件构造图。具体实施例方式以下，用图说明本专利技术实施例的半导体器件。(实施例1)首先，利用图1～图4说明实施例1的半导体器件构造。如图1所示，本实施例的半导体器件具备P-型半导体衬底1、从P-型半导体衬底1主表面直到规定深度而形成的N-型外延层2。并且，本实施例的半导体器件具备在N-型外延层2内，从P-型半导体衬底1主表面直到规定深度的P+型杂质扩散区3；和在P+型杂质扩散区3上部形成的P+型杂质扩散区3a。并且，在P+型杂质扩散区3a的横侧，与P+型杂质扩散区3a邻接形成P-型杂质扩散区4。并且，在距P-型杂质扩散区4侧面规定距离，形成N+型杂质扩散区5。与N+型杂质扩散区5邻接，形成P+型杂质扩散区6。设置源电极Vdd电极8，使其分别连接N+型杂质扩散区5和P+型杂质扩散区6。并且，在P+型杂质扩散区6的侧方，距P+型杂质扩散区6分开规定距离形成P-型杂质扩散区11。并且，在半导体衬底1上边，形成将P+型杂质扩散区6与P-型杂质扩散区11之间的区域作为沟道区的栅电极Vg19。在P-型杂质扩散区11的内侧区域，形成P+型杂质扩散区7。在P+型杂质扩散区7的上面，连接漏电极Vd110。并且，在P-型杂质扩散区11的侧方，隔开规定距离，形成P+型杂质扩散区12。形成将P+型杂质扩散区12与P-型杂质扩散区11之间的区域作为沟道区的栅电极Vg113。与P+型杂质扩散区12邻接，形成N+型杂质扩散区14。并且，与N+型杂质扩散区14邻接，形成P+型杂质扩散区16。形成源电极Vdd15，使其分别接到P+型杂质扩散区12、N+型杂质扩散区14和P+型杂质扩散区16。并且，距P+型杂质扩散区16，隔开规定距离，形成P-型杂质扩散区19。形成将P-型杂质扩散区19与P+型杂质扩散区16之间的区域作为沟道区的栅电极Vg217。并且，在P-型杂质扩散区19的内侧区域，形成P+型杂质扩散区18。并且，将漏电极Vd220连接到P+型杂质扩散区18内。距P-型杂质扩散区19隔开规定距离形成P+型杂质扩散区22。形成将P+型杂质扩散区22与P-型杂质扩散区19之间的区域作为沟道区的栅电极Vg221。并且，与P+型杂质扩散区22邻接设置N+型杂质扩散区23。将源电极Vdd24分别与P+型杂质扩散区22和N+型杂质扩散区23连接起来。在N+型杂质扩散区23的侧方，在距N+型杂质扩散区23规定距离，形成P-型杂质扩散区25。并且，P-型杂质扩散区25邻接P+型杂质扩散区3a。P+型杂质扩散区3a，其下侧设置P+型杂质扩散区3。另外，P+型杂质扩散区3a连到接地电极。上述半导体器件，以N+型杂质扩散区14为境界，左侧构成场效应PMOS1(P Channel Metal Oxide SemiconductorP沟道金属氧化物半导体)，右侧构成场效应PMOS2。另外，所谓场效应PMOS(NMOS)，意思是栅绝缘膜由LOCOS(LDCal oxidation of Silicon硅局部氧化)场氧化膜构成的MOS晶体管。另外，本说明书中，图中没有画出栅电极与半导体衬底之间形成的栅绝缘膜。倘若采用上述这种半导体器件，作为锁存电路的大尺寸开关的场效应PMOS1和场效应PMOS2与连到源电极Vdd15的P+型杂质扩散区12、N+型杂质扩散区14以及P+型杂质扩散区16共用。因此，与现有技术比较，缩小了与元件形成区的半导体衬底1主表面平行方向的面积。其结果，可使半导体器件微细化。另外，所谓大尺寸开关，假定在电源电极(高电位侧)与接地电极(低电位侧)之间串联连接2个开关元件的场合，意味着连接到电源电极(高电位侧)一侧的开关。另外，图2是用于表示如何使用图1所示构造的半导体器件作为电路(锁存电路)的图。并且，所谓锁存电路的大尺寸开关，就是对与图2中所示的施加锁存电路电压Vdd的电极连接起来的一侧，至于本实施例的锁存电路，场效应PMOS1、场效应PMOS2和场效应PMOS3相当于大尺寸开关。图3中用虚线表示，给栅电极Vg217、21施加阈值电压以上的电压，漏电极Vd220的电压变成Vdd，同时给栅电极Vg19、13施加阈值电压以下的电压，在漏电极Vd110的电压变成0时形成的耗尽层。并且，图4中，周虚线表示在给栅电极Vg19、13施加阈值电压以上的电本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种半导体器件，具备从对半导体衬底(1)的主表面垂直的方向观看时，包围元件形成区，同时电隔离一元件形成区与另一元件形成区的元件隔离部分(3)；和设置于所述元件形成区的多个元件(S1、S2、S4、IGBT)，其特征是所述多个元件包括起锁存电路的大尺寸开关作用的第1场效应型晶体管(S1、S2)和第2场效应型晶体管(S2、S4、IGBT)；所述半导体器件是在所述第1场效应型晶体管(S1、S2)和所述第2场效应型晶体管(S2、S4、IGBT)中任一方的下侧完全耗尽的状态下使用的；以及所述第1场效应型晶体管(S1、S2)和第2场效应型晶体管(S2、S4、IGBT)共用源区或漏区(12、14、16)。2.按照权利要求1所述的半导体器件，其特征是所述第1场效应型晶体管(S1)和所述第2场效应型晶体管(S2)各自是P沟道场效应型晶体管。3.按照权利要求1所述的半导体器件，其特征是所述第1场效应型晶体管是P沟道场效应型晶体管(S1)，所述第2场效应型晶体管(IGBT)是P沟道绝缘栅双极晶体管。4.按照权利要求1所述的半导体器件，其特征是所述第1场效应型晶体管是P沟道场效应型晶体管(S2)，所述第2场效应型晶体管是N沟道场效应型晶体管(S4)。5.按照权利要求1所述的半导体器件，其特征是所述半导体器件具备第1导电型的半导体衬底(1)；在该第1导电型的半导体衬底(1)上边形成用以覆盖该第1导电型的半导体衬底(1)，并设置有所述第1场效应型晶体管(S1)和所述第2场效应型晶体管(S2)的第2导电型的杂质扩散层(12)；在该第2导电型的杂质扩散层(2)内...

【专利技术属性】
技术研发人员：寺岛知秀，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：