采用回蚀工艺的低缺陷SiGe的层移植制造技术

描述了一种在无应力绝缘层上ＳｉＧｅ（ＳＧＯＩ）上形成应变Ｓｉ或ＳｉＧｅ，或者形成Ｓｉ异质结构上ＳｉＧｅ的方法，该方法包括在半导体基底上引入外延生长的Ｓｉ↓［１－ｙ］Ｇｅ↓［ｙ］层，通过化学抛光使表面平滑，通过热处理使两个基底键合在一起，通过将ＳｉＧｅ本身用作阻蚀层的高选择性蚀刻将ＳｉＧｅ层从一个基底移植到另一个基底。移植的ＳｉＧｅ层可以使其上表面经过ＣＭＰ的平滑化处理，以便外延沉积无应力Ｓｉ↓［１－ｙ］Ｇｅ↓［ｙ］，和取决于成分：应变Ｓｉ、应变ＳｉＣ、应变Ｇｅ、应变ＧｅＣ和应变Ｓｉ↓［１－ｙ］Ｇｅ↓［ｙ］Ｃ或高浓度掺杂层的应变Ｓｉ↓［１－ｙ］Ｇｅ↓［ｙ］，从而得到的应变ＳｉＧｅ／Ｓｉ异质结二极管的电性接触。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及将SiGe层移植到第二基底上，并且形成应用于微电子学和光电子学领域的新型材料结构。具体地说，在绝缘材料结构上形成的应变(strained)Si/SiGe层可用于制造高速器件，如互补金属氧化物半导体(CMOS)晶体管、调制掺杂场效应晶体管(MODFET)、高电子迁移率晶体管(HEMT)和双极型晶体管(BT)；在硅异质结构上形成的SiGe层可用于制造光检测器，为通信、监视和医学应用提供硅基远红外检测技术。
技术介绍
微电子学应用需要高载流子迁移率。研究发现，应变Si/SiGe沟道中的电子迁移率比体(bulk)Si中的高得多。例如，室温条件下，应变Si中电子迁移率的测量值约为3000cm2/Vs，而体Si中约为400cm2/Vs。类似地，体Si中空穴迁移率为150cm2/Vs，高Ge浓度(60％～80％)的应变SiGe中空穴迁移率达800cm2/Vs，约为体Si的5倍。在目前工艺水平的硅器件中采用这种材料，可以获得更高的性能，尤其是更高的运行速度。然而，MODFET和HBT的底层导电基底以及CMOS中的底层基底与有源器件区的相互作用限制了高速器件性能的完全实现。采用绝缘层将SiGe器件层与基底隔离开来，可解决这个问题。因此，需要能在绝缘材料上制备应变Si/SiGe的技术。目前，有两种制备绝缘层上SiGe(SGOI)的可用技术。一种是通过SIMOX的技术，在T.Mizuno等人的标题为“High PerformanceStrained-Si p-MOSFETs on SiGe-on-Insulator Substrates Fabricatedby SIMOX Technology”，IEDM，99-934的文章中对此做过阐述。然而，这种方法存在几方面的局限，因为除了由晶格失配导致的现有缺陷之外，注氧在无应力(relaxed)SiGe层中引入进一步损伤。而且由于Ge在600℃以上温度下易于扩散和凝聚，注氧后形成氧化层所需的高温退火(＞1100℃)对应变Si/SiGe层有害，当Ge含量超过10％时这种影响会更加显著。第二种制造绝缘层上SiGe的技术是通过借助于阻蚀层的选择性蚀刻。在1999年5月授权、J.O.Chu和K.E.Ismail的美国专利5906951中，描述了通过在具有P++掺杂SiGe阻蚀层的KOH中使用圆片键合和背面圆片蚀刻将应变Si/SiGe层移植到SOI基底上的方法。然而，当阻蚀层掺杂度低于1019/cm3时，在KOH中SiGe对P++掺杂SiGe阻蚀层的蚀刻选择性急剧降低，因此，如果由于P++阻蚀层中掺杂物的差异而导致蚀刻不能在P++SiGe阻蚀层均匀停止，应变Si/SiGe层也可能受到KOH蚀刻。而且，由于SiGe阻蚀层高浓度掺杂范围约为5×1019/cm3～5×1020/cm3的硼，这会导致应变Si/SiGe在热处理期间出现自掺杂现象。在光纤应用中，SiGe/Si异质结二极管是在300K温度下解调1.3μm～1.6μm光的好选择。推荐使用含量为30％～50％的Ge，来实现所需1.3μm～1.6μm波长的吸收，并且在SiGe层中需要低缺陷(如低位错)来增强光检测器的灵敏度。从目前工艺水平来看，获得灵敏度高、噪声低、反应快的SiGe/Si异质结二极管所采用的技术是形成100周期(period)SiGe/Si应变层超晶格。但是，量子体积效应使合金的特性不同类似于体材料。量子体积效应的净结果是导致比预期波长更短的波长(1.1μm～1.3μm)的吸收。因此，需要具有期望Ge含量和低缺陷的体SiGe合金来制造可吸收波长范围为1.3μm～1.6μm的光的光检测器。本专利技术提供一种将低缺陷SiGe层移植到期望基底上的方法，该方法采用回蚀技术，但不需要另外的浓掺杂阻蚀层。本专利技术的关键特征在于，SiGe层在某些特定蚀刻溶液中既可以充当在其上生长外延应变Si/SiGe的层，也可以充当阻蚀层本身。也就是说，这种情况下SiGe层是自阻蚀的。因此，大大简化了制备绝缘层上应变Si/SiGe或SiGe/Si异质结构的工艺，并且显著提高了应变Si/SiGe或SiGe/Si异质结构的质量。
技术实现思路
根据本专利技术，描述了一种可将低缺陷SiGe体层移植到第二基底上，并且形成绝缘层上应变Si/SiGe(SGOI)或SiGe/Si异质结构的方法。该方法包括如下步骤选择半导体基底；在半导体基底上形成第一外延梯度(graded)Sil-xGex层；在第一梯度Sil-xGex层上形成第二无应力Sil-yGey层；选择第二基底；将第一基底与所述第二基底键合以形成接合基底；从其背面对第一基底进行研磨、抛光以除去大部分所述第一基底；采用SiGe高选择性湿法蚀刻工艺对余下的第一基底进行蚀刻，并且蚀刻止于Sil-xGex层；利用化学机械平面化(CMP)技术除去梯度Sil-xGex层的缺陷部分；利用CMP工艺步骤使Sil-xGex层表面平滑；在经过平滑处理的Sil-xGex层表面生长应变Si/SiGe层以用于微电子应用的MOSFET、MODFET、HEMT或BT，或生长用于光电子应用的SiGe光检测器。本专利技术提供一种将低缺陷SiGe层移植到期望基底上的方法，该方法采用回蚀技术，但不需要另外的浓掺杂阻蚀层。本专利技术的关键特征在于，SiGe层在某些蚀刻溶液中既可以充当在其上生长外延应变Si/SiGe的层，也可以充当阻蚀层本身。也就是说，这种情况下SiGe层是自阻蚀的。因此，大大简化了制备绝缘层上应变Si/SiGe或SiGe/Si异质结构的工艺，并且显著提高了应变Si/SiGe或SiGe/Si异质结构的质量。附图说明下面将参照附图和非限制性实施例详细说明本专利技术，其中图1是具有外延生长的梯度Sil-xGex层和无应力Sil-yGey层的第一基底的横截面视图；图2是图1所示的、与带有或不带有绝缘层的第二基底键合的第一半导体基底的横截面视图；图3是经对背面进行研磨和抛光处理而变薄的图2所示的第一基底的横截面视图； 图4是图3所示的第一基底经蚀刻处理后的剩余部分的横截面视图，该处理步骤采用高选择性湿法蚀刻工艺，并在梯度Sil-xGex层停止；图5是关于图4中经过抛光的剩余Sil-xGex层和经过采用化学机械平面化(CMP)技术的平滑处理的Sil-yGey层的横截面视图；图6是外延生长的应变Si/SiGe层或在图5经平滑处理的Sil-yGey层上外延生长的p-i-n光检测器的横截面视图。具体实施例方式结合附图说明的实施例涉及通过表面平化、圆片键合和将SiGe用作阻蚀层的选择性湿法蚀刻工艺形成绝缘材料上单晶应变Si/SiGe层(SGOI)或Si层上SiGe层的过程。参照图1，图1示出本专利技术的部分实施例的横截面视图，其中包括基底10，以及多个层20、30和40。基底10可以是适合于在其上形成外延层的单晶材料，如Si、SiGe、SiGeC、SiC等。外延梯度Sil-xGex层20在基底10的上表面12上形成。梯度层20的上表面22是基本无应力或完全无应力的。无应力的依据是1997年8月19日授权、LeGoues等人的美国专利5659187中说明的改进Frank-Read机制，这里参考引用了该专利。在LeGoues等人的美国专利5659187中说本文档来自技高网...

【技术保护点】
制备绝缘层上无应力ＳｉＧｅ层（３０）和ＳｉＧｅ／Ｓｉ异质结构的方法，所述方法包括如下步骤：在第一单晶半导体基底（１０）上形成梯度Ｓｉ↓［１－ｘ］Ｇｅ↓［ｘ］外延层（２０）；在所述梯度Ｓｉ↓［１－ｘ］Ｇｅ↓［ｘ］层上形成无应力 Ｓｉ↓［１－ｙ］Ｇｅ↓［ｙ］外延层（３０）；使所述无应力Ｓｉ↓［１－ｙ］Ｇｅ↓［ｙ］外延层的表面平滑，以提供在约０．３ｎｍ～１ｎｍ均方根（ＲＭＳ）范围内的表面粗糙度；选择第二基底（８０），所述第二层基底带有或不带有绝缘层，该 绝缘层的大部分表面的表面粗糙度在约０．３ｎｍ～１ｎｍＲＭＳ的范围内；将所述第一基底上的所述无应力Ｓｉ↓［１－ｙ］Ｇｅ↓［ｙ］外延层的所述上表面（３２）与所述第二基底的上表面（９０）键合，所述键合步骤包含进行退火以在键合界面上达到 足够强的键合，从而形成单机械结构的步骤。

【技术特征摘要】
US 2000-10-19 09/692,6061.制备绝缘层上无应力SiGe层(30)和SiGe/Si异质结构的方法，所述方法包括如下步骤在第一单晶半导体基底(10)上形成梯度Si1-xGex外延层(20)；在所述梯度Si1-xGex层上形成无应力Si1-yGey外延层(30)；使所述无应力Si1-yGey外延层的表面平滑，以提供在约0.3nm～1nm均方根(RMS)范围内的表面粗糙度；选择第二基底(80)，所述第二层基底带有或不带有绝缘层，该绝缘层的大部分表面的表面粗糙度在约0.3nm～1nm RMS的范围内；将所述第一基底上的所述无应力Si1-yGey外延层的所述上表面(32)与所述第二基底的上表面(90)键合，所述键合步骤包含进行退火以在键合界面上达到足够强的键合，从而形成单机械结构的步骤。2.根据权利要求1的方法，进一步包含使所述第二基底(80)上的所述无应力Si1-yGey层(30)的上表面平滑，以便生长附加外延层的步骤。3.根据权利要求2的方法，进一步包含生长外延层(60)的步骤，生长外延层(60)所用的材料从Si1-yGey、Si、SiC、Ge、GeC和Si1-yGeyC中选择。4.根据权利要求3的方法，其中选择所述Si1-yGey材料的y值，以提供应变层(60)或减少SiGe带隙，从而允许吸收红外范围内的光(波长大于1μm)。5.根据权利要求1的方法，进一步包含除去所述第一基底(10)的步骤。6.根据权利要求1的方法，其中所述第二基底上的所述低缺陷无应力Si1-yGey层(30)的厚度在由所述第一基底上形成的层结构确定的约50nm～1000nm范围内。7.根据权利要求1的方法，其中在所述第一基底(10)的所述无应力SiGe层(30)的表面形成封装层(40)，其中从Si、SiO2、多晶Si和Si3N4中选择封装层(40)所用材料。8.根据权利要求7的方法，其中在约400℃～900℃范围内的温度上形成和退火所述封装层(40)。9.根据权利要求1的方法，其中从Si、SiGe、SiGeC、SiC、GaAs或InP中选择所述第一基底(10)。10.根据权利要求1的方法，其中所述平滑步骤进一步包含化学机械平面化(CMP)步骤，该步骤使所述无应力Si1-yGey层(30)的所述表面平滑，从而提供在约0.3nm～1nm RMS范围内的表面粗糙度。11.根据权利要求1的方法，其中形成无应力Si1-yGey外延层的所述步骤之后进一步包含形成封装层的步骤。12.根据权利要求11的方法，其中所述平滑步骤进一步包含化学机械平面化步骤，该步骤使所述封装层的表面平滑，从而提供在约0.3nm～1nm RMS范围内的表面粗糙度。13.根据权利要求1的方法，其中在所述第二基底上形成绝缘层，以便形成绝缘层上应变Si/SiGe，并且在所述第二基底上形成导电层，以便形成p-i-n SiGe/Si异质二极管。14.根据权利要求13的方法，其中所述绝缘层包含从SiO2、Si3N4、Al2O3、LiNbO3、低k值材料、或两种或两种以上所述材料的组合中选择的材料，其中k小于3.2。15.根据权利要求13的方法，其中所述导电层包含高浓度掺杂p+Si或p+多晶Si。16.根据权利要求13的方法，其中通过从PECVD、LPCVD、UHV CVD和旋涂技术中选择的工艺形成所述绝缘层。17.根据权利要求13的方法，其中在约400℃～900℃范围内的温度上形成所述绝缘层。18.根据权利要求1的方法，其中所述第二基底从Si、SiGe、SiGeC、SiC、GaAs、InP...

【专利技术属性】
技术研发人员：杰克O楚，戴维迪米利亚，黄丽娟，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]