快闪存储胞及其制造方法技术

一种快闪存储胞，此存储胞是由ｐ型基底、设置于ｐ型基底中的深ｎ型井区、设置于ｐ型基底上的堆叠闸极结构，此堆叠闸极结构由ｐ型基底起依序为穿隧氧化层、浮置闸极、闸间介电层、控制闸极与顶盖层、分别设置于堆叠闸极结构两侧的ｐ型基底中的源极区与汲极区、设置于深ｎ型井区中，且从汲极区延伸至堆叠闸极结构下方并与源极区相邻的ｐ型口袋掺杂区、贯穿汲极区与ｐ型口袋掺杂区的接面的接触窗与设置于接触窗与汲极区、ｐ型口袋掺杂区之间的金属硅化物层所构成。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术是有关于一种非挥发性存储体(Non-Volatile Memory，NVM)元件，且特别是有关于一种。
技术介绍
快闪存储体元件由于具有可多次进行资料的存入、读取、抹除等动作，且存入的资料在断电后也不会消失的优点，所以已成为个人电脑和电子设备所广泛采用的一种非挥发性存储体元件。典型的快闪存储体元件是以掺杂的多晶硅制作浮置闸极(Floating Gate)与控制闸极(Control Gate)。而且，控制闸极是直接设置在浮置闸极上，浮置闸极与控制闸极之间以介电层相隔，浮置闸极与基底间以穿隧氧化层(Tunnel Oxide)相隔，而形成所谓堆叠闸极快闪存储胞。请参照图1所绘示的公知堆叠闸极式快闪存储胞(Stack Gate FlashMemory Cell)的结构示意图(美国专利US6214668)。公知的快闪存储体是由p型基底100、深n型井区102、p型口袋掺杂区104、堆叠闸极结构106、源极区108、汲极区110、间隙壁112、内层介电层114、接触窗116与导线118(位元线)所构成。堆叠闸极结构106是由穿隧氧化层120、浮置闸极122、闸间介电层124、控制闸极126与顶盖层128所构成。深n型井区102位于p型基底100中。堆叠闸极结构106位于p型基底100上。源极区108与汲极区110位于堆叠闸极结构106两侧的p型基底100中。间隙壁112是位于堆叠闸极结构106的侧壁上。p型口袋掺杂区104位于深n型井区102中，且从汲极区110延伸至堆叠闸极结构106下方。内层介电层114位于p型基底100上。接触窗116穿过内层介电层114与p型基底100使汲极区110与p型口袋掺杂区104短路连接在一起。导线118位于内层介电层114上，并与接触窗116电性连接。在上述图1所示的快闪存储胞中，导线118(位元线)经由接触窗116连接导电型态不同汲极区110与p型口袋掺杂区104。由于接触窗116与汲极区110、p型口袋掺杂区104的接触不好，因此在操作此存储胞时(特别是在对存储胞进行读取操作时)会造成汲极区110与p型口袋掺杂区104的电阻值变大或不稳定，造成元件操作速度变慢，而影响元件效能。此外，在形成接触窗116时，需要蚀刻内层介电层114与p型基底100，以形成贯穿内层介电层114与汲极区110的接触窗开口。由于，此接触窗开口的高宽比很大，且需要蚀刻两种不同材质(氧化硅与硅)，因此要控制接触窗开口的深度是很困难的，而增加了制作过程的困难度。而且，在后段制作过程中，因为存储胞区的接触窗与周边电路区的接触窗必须要分开形成，所以也会增加后段制作过程的复杂度。
技术实现思路
本专利技术的一目的在于提供一种，可以降低位元线与汲极区、p型口袋掺杂区的接触电阻值，而能够提升快闪存储体元件效能。本专利技术的另一目的在于提供一种，可以增加制作过程裕度，并减少制作过程步骤、制作过程成本及时间。为实现上述目的，本专利技术提供一种快闪存储胞，此存储胞是由第一导电型基底、设置于第一导电型基底中的第二导电型井区、设置于第一导电型基底上的堆叠闸极结构，此堆叠闸极结构由第一导电型基底起依序为穿隧氧化层、浮置闸极、闸间介电层、控制闸极与顶盖层、分别设置于堆叠闸极结构两侧的第一导电型基底中的源极区与汲极区、设置于第二导电型井区中，且从汲极区延伸至堆叠闸极结构下方并与源极区相邻的第一导电型口袋掺杂区、贯穿汲极区与第一导电型口袋掺杂区的接面的接触窗与设置于接触窗与汲极区、第一导电型口袋掺杂区之间的金属硅化物层所构成。所述的快闪存储胞，其中该第一导电型基底包括p型基底。所述的快闪存储胞，其中该第二导电型第一井区包括深n型井区。所述的快闪存储胞，其中该第一导电型口袋掺杂区包括p型口袋掺杂区。所述的快闪存储胞，其中包括一第一导电型掺杂区，设置于该接触窗底部。所述的快闪存储胞，其中该源极区与该汲极区是掺杂n型离子。所述的快闪存储胞，其中该汲极区与该第一导电型口袋掺杂区是以一电性短路连接一起。本专利技术将第一导电型口袋掺杂区与汲极区短路连接在一起，就可便于快闪存储胞的读取操作，而且在接触窗与第一导电型口袋掺杂区、汲极区之间设置有金属硅化物层，可以降低接触窗与第一导电型口袋掺杂区、汲极区之间的电阻值，因此可以提升读取速率，并提升元件效能。本专利技术提供一种快闪存储胞的制造方法，此方法是先提供第一导电型基底，并于此基底中形成第二导电型第一井区与于基底上形成堆叠闸极结构。其中，堆叠闸极结构由基底起依序为穿隧氧化层、浮置闸极、闸间介电层、控制闸极与顶盖层。然后，于预定形成汲极区的基底中形成第一导电型口袋掺杂区，且第一导电型口袋掺杂区延伸至堆叠闸极结构下方并与预定形成源极区的基底相邻。接着，于堆叠闸极结构两侧的基底中形成源极区与汲极区，并于堆叠闸极结构的侧壁形成间隙壁。于基底中形成至少贯穿汲极区与第一导电型口袋掺杂区的接面的开口后，于开口上形成金属硅化物层并于汲极区上形成电性连接金属硅化物层的接触窗。本专利技术在形成第一导电型口袋掺杂区时，是先以图案化光阻层覆盖住预定形成源极区的区域，然后利用倾斜角离子植入法，以0度至180度的倾斜角，从预定形成汲极区的区域植入n型掺质，而形成延伸至堆叠闸极结构下方并与源极区相邻的第一导电型掺杂区。而且，在形成贯穿汲极区与第一导电型口袋掺杂区开口时，是利用顶盖层与间隙壁作为对准罩幕。然后于开口形成后，进行自行对准金属硅化物制作过程，以于开口所暴露的基底形成金属硅化物层。由于第一导电型口袋掺杂区与汲极区短路连接在一起，就可便于快闪存储胞的读取操作，而且金属硅化物层可以降低接触窗与第一导电型口袋掺杂区、汲极区之间的电阻值，因此可以提升读取速率，并提升元件效能。所述的快闪存储胞的制造方法，其中于该基底中形成该开口的步骤包括；于该基底上形成一第二图案化光阻层，该第二图案化光阻层暴露该汲极区的该基底；以该第二图案化光阻层与具有该间隙壁的该堆叠闸极结构为罩幕，蚀刻该汲极区的该基底直到贯穿该汲极区与该第一导电型第二井区的接面；移除该第二图案化光阻层。所述的快闪存储胞的制造方法，其中于该开口上形成该金属硅化物层的方法包括自行对准金属硅化物制作过程。所述的快闪存储胞的制造方法，其中于该汲极区上形成该接触窗的步骤包括于该基底上形成一内层介电层；于该内层介电层中形成至少暴露该金属硅化物层的一接触窗开口；于该接触窗开口填入导体材料以形成该接触窗。所述的快闪存储胞的制造方法，其中于该基底中形成该开口的步骤之后与于该开口上形成该金属硅化物层的步骤的前更包括于该开口底部形成一第一导电型掺杂区。由于在形成接触窗时，只需要蚀刻内层介电层形成接触窗开口，并不需要蚀刻两种不同材质(氧化硅与硅)，因此要控制接触窗开口的深度较为容易。而且，在后段制作过程中，因为存储胞区的接触窗与周边电路区的接触窗可以同时形成，所以也可以简化后段制作过程。本专利技术另外提供一种快闪存储胞的制造方法，此方法是先提供第一导电型基底，于基底中形成第二导电型第一井区与于基底上形成一对堆叠闸极结构，此对堆叠闸极结构分别由基底起依序为穿隧氧化层、浮置闸极、闸间介电层、控制闸极与顶盖层。于此对堆叠闸极结构两侧预定形成汲极区的基底中形成第一导电型口袋掺杂区，且第一导电型口袋掺杂区延伸至此对堆叠本文档来自技高网...

【技术保护点】
一种快闪存储体胞，其特征在于，包括：一第一导电型基底；一第二导电型第一井区，设置于该第一导电型基底中；一堆叠闸极结构，设置于该第一导电型基底上，该堆叠闸极结构由该第一导电型基底起依序为一穿隧氧化层、一浮置闸极、一闸间 介电层、一控制闸极与一顶盖层；一源极区与一汲极区，分别设置于该堆叠闸极结构两侧的该第一导电型基底中；一第一导电型口袋掺杂区，设置于该第二导电型第一井区中，从该汲极区延伸至该堆叠闸极结构下方并与该源极区相邻；一接触窗， 贯穿该汲极区与该第一导电型口袋掺杂区的接面；一金属硅化物层，设置于该接触窗与该汲极区、该第一导电型口袋掺杂区之间。

【技术特征摘要】
【国外来华专利技术】1.一种快闪存储体胞，其特征在于，包括一第一导电型基底；一第二导电型第一井区，设置于该第一导电型基底中；一堆叠闸极结构，设置于该第一导电型基底上，该堆叠闸极结构由该第一导电型基底起依序为一穿隧氧化层、一浮置闸极、一闸间介电层、一控制闸极与一顶盖层；一源极区与一汲极区，分别设置于该堆叠闸极结构两侧的该第一导电型基底中；一第一导电型口袋掺杂区，设置于该第二导电型第一井区中，从该汲极区延伸至该堆叠闸极结构下方并与该源极区相邻；一接触窗，贯穿该汲极区与该第一导电型口袋掺杂区的接面；一金属硅化物层，设置于该接触窗与该汲极区、该第一导电型口袋掺杂区之间。2.根据权利要求1所述的快闪存储胞，其特征在于，其中该第一导电型基底包括p型基底。3.根据权利要求1所述的快闪存储胞，其特征在于，其中该第二导电型第一井区包括深n型井区。4.根据权利要求1所述的快闪存储胞，其特征在于，其中该第一导电型口袋掺杂区包括p型口袋掺杂区。5.根据权利要求1所述的快闪存储胞，其特征在于，其中包括一第一导电型掺杂区，设置于该接触窗底部。6.根据权利要求1所述的快闪存储胞，其特征在于，其中该源极区与该汲极区是掺杂n型离子。7.根据权利要求1所述的快闪存储胞，其特征在于，其中该汲极区与该第一导电型口袋掺杂区是以一电性短路连接一起。8.一种快闪存储胞的制造方法，其特征在于，该方法包括下列步骤提供具有第一导电型的一基底；于该基底中形成一第二导电型第一井区；于该基底上形成一堆叠闸极结构，该堆叠闸极结构由该基底起依序为一穿隧氧化层、一浮置闸极、一闸间介电层、一控制闸极与一顶盖层；于预定形成一汲极区的该基底中形成一第一导电型口袋掺杂区，且该第一导电型口袋掺杂区延伸至该堆叠闸极结构下方并与预定形成一源极区的该基底相邻；于该堆叠闸极结构两侧的该基底中形成该源极区与该汲极区；于该堆叠闸极结构的侧壁形成一间隙壁；于该基底中形成一开口，该开口至少贯穿该汲极区与该第一导电型口袋掺杂区的接面；于该开口上形成一金属硅化物层；于该汲极区上形成一接触窗，该接触窗电性连接该金属硅化物层。9.根据权利要求8所述的快闪存储胞的制造方法，其特征在于，其中于预定形成该汲极区的该基底中形成该第一导电型口袋掺杂区的步骤包括于该基底上形成一第一图案化光阻层，该第一图案化光阻层暴露预定形成该汲极区的该基底；进行一第一口袋植入步骤，于预定形成该汲极区的该基底中形成该第一导电型口袋掺杂区；移除该第一图案化光阻层。10.根据权利要求9所述的快闪存储胞的制造方法，其特征在于，其中该第一口袋植入步骤包括一倾斜角离子植入法。11.根据权利要求9所述的快闪存储胞的制造方法，其特征在于，其中该第一口袋植入步骤的倾斜角度为0度至180度。12.根据权利要求8所述的快闪存储胞的制造方法，其特征在于，其中于该基底中形成该开口的步骤包括；于该基底上形成一第二图案化光阻层，该第...

【专利技术属性】
技术研发人员：王进忠，杜建忠，宋达，洪至伟，
申请(专利权)人：力晶半导体股份有限公司，
类型：发明
国别省市：71[中国|台湾]