一种金属线间介质膜的两步淀积工艺制造技术

技术编号:3206842 阅读:189 留言:0更新日期:2012-04-11 18:40
一种金属线间介质膜的HDPCVD淀积工艺,针对金属互连线间槽深A、槽宽R,高宽比A/R≤2.3的金属线结构,其特征在于采用两步淀积法:    第一步淀积D/S为3.3-3.4,厚度为400-500nm;    第二步淀积D/S为5.8-6.2,厚度为350-450nm;    其总厚度为800-900nm,与槽深基本相等;    这两步淀积是一次性连续在工作腔内完成。(*该技术在2023年保护过期,可自由使用*)

【技术实现步骤摘要】

本专利技术属于半导体集成电路制造工艺
,具体涉及一种金属互连线间介质膜的两步淀积工艺。
技术介绍
从国际上来讲,现在已进入主流0.13μm的铜工艺,研发0.09μm或更先进的工艺;但国内IC大生产线技术的主流为0.25μm工艺,尽管少数厂家已经进入0.18μm或更先进的技术;从IC加工厂(Fountry)的要求而言,要建立稳定的0.25μm工艺平台,并不是一件容易的事,即只要是0.25μm工艺的产品,IC加工厂都能生产。然而,由于产品的不断更新和多样化,以及顾客的各种要求,需要对工艺中出现的各种新问题进行不断的研究,并加以解决。比如,在0.25μm工艺的产品中,为了提高高密度等离子体(HDP)化学气相淀积(CVD)设备的产额,需要对HDPCVD工艺进行优化处理,采用多步法来提高其产能。HDPCVD工艺主要用于填空(如浅槽隔离---STI;金属线间介质膜填充等)。通常情况下,HDPCVD工艺中采用一步淀积来完成,比如用D/S(淀积/溅射)为3.0的HDPCVD工艺,淀积厚度为1000nm,其缺点至少有二淀积时间过长,HDPCVD设备的产额低;可能温度过高引起Al空洞。
技术实现思路
本专利技术的目的在于针对集成电路工艺中金属线间槽深A、槽宽R,高宽比A/R≤2.3的金属线结构,提出一种金属线间介质膜的HDPCVD淀积工艺,以便提高HDPCVD设备的产额,并避免由于温度过高引起的Al空洞。本专利技术提出的金属线间介质膜的HDPCVD淀积工艺,是针对高宽比A/R≤2.3的金属线结构,具体工艺步骤如下将原来的一步淀积改为两步1)D/S(淀积/溅射)为3.3-3.5,淀积厚度为400-500nm;2)D/S(淀积/溅射)为5.8-6.2,淀积厚度为350-450nm;其总厚度为800-900nm,与金属线间槽深基本相等,这两步淀积是一次性连续在淀积腔内完成。本专利技术通过实验有效提高了原有HDPCVD工艺的产额,使得每片硅片的加工时间缩短了20-30%。本技术工艺简单,稳定,从而提高了产额,缩短了硅片加工周期。具体实施例方式下面通过具体实施例进一步描述本专利技术例1,将已刻蚀并清洗后的硅片放入HDPCVD淀积腔内(比如应用材料公司生产的Ultima腔),用两步法菜单来淀积即,1)D/S(淀积/溅射)为3.4,淀积450nm;2)D/S(淀积/溅射)为6.0,淀积450nm;其总厚度为900nm。这两步淀积是一次性连续在腔内完成的。例2,两步法淀积的条件1)D/S(淀积/溅射)为3.3,淀积400nm;2)D/S(淀积/溅射)为5.2,淀积450nm;其总厚度为850nm。例3,两步法淀积的条件1)D/S(淀积/溅射)为3.5,淀积500nm;2)D/S(淀积/溅射)为5.8,淀积350nm;其总厚度为850nm。例4,两步法淀积的条件1)D/S(淀积/溅射)为3.4,淀积450nm;2)D/S(淀积/溅射)为6.0,淀积350nm;其总厚度为800nm。以上实例,都能有效地提高HDPCVD工艺的产额,使得每片硅片的加工时间缩短20-30%。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种金属线间介质膜的HDPCVD淀积工艺,针对金属互连线间槽深A、槽宽R,高宽比A/R≤2.3的金属线结构,其特征在于采用两步淀积法第一步淀积D/S为3.3-3.4,...

【专利技术属性】
技术研发人员:缪炳有
申请(专利权)人:上海集成电路研发中心有限公司上海华虹集团有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1
相关领域技术
  • 暂无相关专利