用于形成触点的方法及封装的集成电路组件技术

本发明专利技术涉及一种用于为集成在基质材料中的至少一个元件形成电触点连接的方法，所述基质材料包括一个第一表面区域，以及至少一个连接触点，至少部分地设置在用于每个元件的所述第一表面区域中。该方法的特征在于在第一表面区域上敷设一个覆盖层，并且至少一个接触通道垂直于第一表面区域在基质材料中延伸。为了在所要提供的第二表面区域内形成至少一个触点，通过相应的接触通道在该触点与至少一个连接触点之间形成至少一个电触点连接。非常有利的是，这种类型的触点可以在基质材料背对着连接触点的表面上形成，这样在基质材料背对着活性层的一侧上一个触点电气连接到连接触点。所述的方法替代了现有技术，在现有技术的方案中沟道沿着基质材料延伸，并且触点在侧向上围绕着元件形成。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种符合权利要求1所述技术特征的、产生用于集成在基质材料中的至少一个元件的电触点连接的方法，还涉及一种符合权利要求29所述技术特征的、将至少一个元件安装到外壳中的方法，还涉及一种符合权利要求64所述技术特征的、带有触点连接的装置，所述装置包括集成在基质材料中的至少一个元件，还涉及一种符合权利要求40的生产具有三维结构的集成电路的方法和符合权利要求68的集成电路配置。在已知的方法中，半导电材料芯片上或者与半导电材料晶片相连接的元件或集成电路设置有一个外壳以及电连接触点。如果开始安装芯片或集成电路，并且芯片的接触区域与伸向外部的外壳触点相连接，而该设置仍连接到晶片，则这种类型的安装方法通常被称为“晶片级封装工艺”。现有技术中有许多这样的方法。这些方法的基础通常在于，与芯片上或集成电路中的接触区域的连接可以直接形成，例如在存储器片的情况下这是没有问题的。然而，这些方法没有考虑到在安装状态下，例如在带有集成传感器或光学元件的芯片的情况下，例如在印刷电路板上的光学活性表面必须保持清洁。为此，WO99/40624公开了一种方法，试图解决上述问题，其中将位于活性元件处的连接触点从具有活性的一侧引向晶片或芯片的相反的下侧。被向下引导的连接触点的其他连接可以通过已知的方法来实现。此外，在“Wafer Level Chip Scale PackagingBenefits forIntegrated Passive Devices”，Clearfield，H.M.；Young，J.L.；Wijeyesekera，S.D.；Logan，E.A.；IEEE Transactions on AdvancedPackaging，第23卷，第2期，第247-251页中描述了一种类似的方法。上述方法的特征在于，在晶片具有光学活性的上侧面敷设了玻璃保护层之后，沿着晶片的下侧面形成了沟道，这些沟道将晶片划分成独立的芯片区域。在形成沟道的过程中，晶片具有活性的侧面上的、分别位于两个芯片之间的过渡区域中的连接触点位置被分开，从而被暴露在沟道中。在沟道形成之后，为了对晶片或芯片进行完全的封装，将一块玻璃板粘合到沟道上方，并且以适当的方法来切割玻璃板，使得晶片内的沟道和连接触点位置可以再次自由地接触到。然后，在已经形成的沟道内沉积出接触轨道，从而可以实现连接触点位置的接触，并且可以在封装后的芯片的背面上设置触点。尽管所建议的方法实现了从芯片或晶片的具有活性的前表面至非活性的背面的连接触点的所谓贯穿接触(through-contact)，然而其中出现了很多明显的缺点，使得按照所要求保护的方法生产的芯片非常昂贵。此外，用已知方法产生的沟道比标准划分或切割晶片时得到的正常沟道要宽得多。其结果是，芯片或集成电路之间的间距必须相当大，这样为较少的芯片留出了晶片空间。由于这个原因，用已知的方法从晶片或半导电材料片得到芯片的产量相当低。此外，所建议的生产工艺还相当费时。一方面，这是因为沟道必须按照顺序磨刻出来，另一方面，这是由于在形成沟道时切割刀具只能在相当慢的进给速度下工作。除此之外，必需的切割刀具非常昂贵。WO99/40624中所述方法的另外一个主要问题在于，当沟道被刻开时，通过分割将连接触点暴露出来。这种对连接触点的分割所需的尺寸精度水平很高，否则至少一部分触点可能会被破坏。然而，即使实现了连接触点的精确切割，要用这种方式暴露出来的连接触点形成触点连接也是很困难的。其原因尤其在于，根据现有技术形成的接触是通过将接触轨道沉积到沟道内壁上来实现的，所述沟道内壁在晶片中是倾斜的，均匀的、面向目标的沉积只能垂直于沉积方向进行。与芯片形成贯穿接触的其他方法还在“Future Systems-on-Silicon LSI Chips”，Koyanagi，M；Kurino，H；Lee，K.W.；Sakuma，K，IEEE Micro，1998年七月至八月刊，第17-22页，WO98/52225和DE 19746641中进行了描述。但是这些方法并不适用于光学芯片的封装。考虑到所述
技术介绍
，本专利技术所基于的目标是避免现有技术中的上述缺点，以通过这种方法提供一种尤其在对光学芯片进行封装的过程中用于形成电触点连接的更廉价和更简单的方法。非常令人惊讶地，该目标通过具有权利要求1所述技术特征的形成电触点连接的方法实现。此外，本专利技术还要求保护一种具有权利要求31所述特征的、用于将至少一种元件安装到外壳中的方法，在独立权利要求66中限定了一种特别使用本专利技术所述方法制造的装置。特别地，在相应的从属权利要求中描述了具有优点的改进方案。本专利技术具有优点地提出了一种用于为集成在基质材料中的至少一种元件形成电触点连接的方法，所述基质材料具有第一表面区域，至少一个连接触点至少部分地设置在对应于每个元件的第一表面区域中，其特征在于，将一个涂层涂敷到第一表面区域上，并且形成至少一个接触通道，所述接触通道在基质材料中相对于第一表面区域横向延伸，或者在基本垂直于该区域的方向上延伸，在这种方法中，为了在相应接触通道上方在将要设置的第二表面区域中形成至少一个触点位置，形成了从该触点位置到至少一个连接触点的至少一个电触点连接。非常具有优点的是，用这种方法可以使触点位置在基质材料面向连接触点的一侧上形成，并由此使得一个与该连接触点电气连接的触点位置在基质材料背对着具有活性的表面的一侧上形成。其中可以省去现有技术中沿着基质材料延伸的沟道，还可以省去围绕着元件走向的侧面接触。根据该方法具有优点的改进方案，集成有元件的基质材料被划分成芯片区域，这些芯片区域将根据元件的排列来限定。根据本专利技术，用于触点连接的接触通道可以通过多种不同的方式引入到基质材料中。首先，这样来规定将要设置在基质材料中的接触通道，使得它们基本与连接触点相邻地引入到基质材料中。其次，本专利技术这样来规定将要引入到基质材料中的接触通道，使得它们特别地从第二表面区域出发，基本上与连接触点直接连接。后一种方案所提供的特别优点在于，不需要在第一表面区域内再次敷设连接触点。这里所说的再次敷设是指在连接触点与接触通道之间形成电连接的接触轨道在第一表面区域上形成。如果集成到基质材料中的元件的具有活性的区域部分例如位于连接触点下方，则在引入连接触点之后引入接触通道是特别具有优点的。根据本专利技术的另外一种具有优点的实施例，接触通道或至少其一部分在这样的位置被引入基质材料中，即在接下来的处理步骤中，在这些位置处基质材料被切割为不同的芯片区域。根据本专利技术，由于可以使用一个接触通道生成多于一个的电触点连接，因此可以通过一种简单的方式，通过相应的连接通道，例如在不同的芯片区域上或者对于不感到元件，构造至多个连接触点的触点连接。根据本专利技术，特别具有优点的是可以通过不同的方法来生成接触通道。举例来说，根据本专利技术的一个实施例，通过对基质材料进行掺杂来形成接触通道。在这种情况下，最好使用元素周期表中第三和第五主族中的化学元素，最好利用离子注入或热扩散作为掺杂工艺，将元素掺入基质材料中，以形成接触通道。根据本专利技术的另一个优选实施例，接触通道的形成特别包括提供开孔。开孔所具有的特别优点在于，不只一个触点连接可以通过这些开孔，而且多个接触轨道可以设置在开孔中，当然这本文档来自技高网...

【技术保护点】
用于为集成在基质材料（１，１０）中的至少一个元件形成电触点连接的方法，基质材料（１，１０）具有第一表面区域（１３），并且ａ）至少一个连接触点（１２）至少部分地设置在每个元件的第一表面区域中，其中ｂ）一个透光的覆盖层（２０）被 敷设到第一表面区域上，并且ｃ）形成至少一个接触通道（３１），它在基质材料中相对于第一表面区域横向穿过，在该方法中，为了ｄ）在将要提供的第二表面区域中形成至少一个触点位置（２４），ｅ）通过相应的接触通道（３１）形成至少 一个从触点位置（２２４）到至少一个连接触点（１２）的电触点连接，其中，在形成至少一个接触通道（３０）或至少一个触点位置（２４）之前敷设覆盖层（２０），其中提供第二表面区域的过程包括从第二表面区域开始，基本上直接与连接触点相邻，削薄基 质材料，尤其是接触通道（３１）的步骤。

【技术特征摘要】
DE 2001-8-24 10141558.3;DE 2001-8-24 10141571.0;DE1.用于为集成在基质材料(1，10)中的至少一个元件形成电触点连接的方法，基质材料(1，10)具有第一表面区域(13)，并且a)至少一个连接触点(12)至少部分地设置在每个元件的第一表面区域中，其中b)一个透光的覆盖层(20)被敷设到第一表面区域上，并且c)形成至少一个接触通道(31)，它在基质材料中相对于第一表面区域横向穿过，在该方法中，为了d)在将要提供的第二表面区域中形成至少一个触点位置(24)，e)通过相应的接触通道(31)形成至少一个从触点位置(224)到至少一个连接触点(12)的电触点连接，其中，在形成至少一个接触通道(30)或至少一个触点位置(24)之前敷设覆盖层(20)，其中提供第二表面区域的过程包括从第二表面区域开始，基本上直接与连接触点相邻，削薄基质材料，尤其是接触通道(31)的步骤。2.如权利要求1所述的方法，其中，基质材料(1，10)相对于各个元件被划分为所要限定的芯片区域(1a，1b)，并且接触通道(31)在连接触点(12)旁边被引入基质材料相应的芯片区域中。3.如权利要求1或2所述的方法，其中，这样将接触通道引入到基质材料(1，10)中使得它们与连接触点相邻接。4.如以上权利要求中任一项所述的方法，其中，至少一些接触通道(31)位于芯片区域(1a，1b)的将要被限定的分隔线(36)上。5.如以上权利要求中任一项所述的方法，其中，形成接触通道(31)的过程包括使接触通道与基质材料(1，10)侧向隔离(32)。6.如以上权利要求中任一项所述的方法，其中，形成接触通道(31)的过程包括用元素周期表中的第三或第五主族中的化学元素来对基质进行掺杂。7.如以上权利要求中任一项所述的方法，其中，形成接触通道(31)的过程中通过离子注入来掺杂元素。8.如以上权利要求中任一项所述的方法，其中，形成接触通道(31)的过程通过热扩散来掺杂元素。9.如以上权利要求中任一项所述的方法，其中，形成接触通道(31)的过程包括提供开孔(17，30)。10.如以上权利要求中任一项所述的方法，其中，借助于干腐蚀工艺和/或湿腐蚀工艺来形成接触通道(19，31)。11.如以上权利要求中任一项所述的方法，其中，开孔(17，30)的干腐蚀使用光刻构图工艺和/或使用最好基于SF6自由基的各向异性的干腐蚀。12.如以上权利要求中任一项所述的方法，其中，开孔(17，30)的湿腐蚀使用光刻构图工艺和/或使用最好利用KOH溶液的各向异性的湿腐蚀。13.如以上权利要求中任一项所述的方法，其中，形成电触点连接(19，31)的过程包括在第一表面区域上再次敷设(18)连接触点(12)。14.如以上权利要求中任一项所述的方法，其中，形成电触点连接(19，31)的过程通过蒸发镀层和/或喷镀和/或CVD和/或PVD来沉积最好是铝、铜或镍，随后通过构图来实现。15.如以上权利要求中任一项所述的方法，其中，形成电触点连接(19，31)的过程中通过非电解沉积最好是铝、铜或镍。16.如以上权利要求中任一项所述的方法，其中，形成电触点连接(19，31)的过程包括填充接触通道或开孔(17，30)。17.如以上权利要求中任一项所述的方法，其中，连接至不同连接触点的多个电触点连接穿过相应的接触通道(19，31)或开孔(17，30)。18.如以上权利要求中任一项所述的方法，其中，用绝缘材料来填充接触通道(19，30)或开孔(17，30)的过程发生在电触点连接已经形成之后。19.如以上权利要求中任一项所述的方法，其中，穿过相应的接触通道(19，31)或开孔(17，30)的电触点连接被引至不同芯片区域(1a，1b)内的连接触点。20.如以上权利要求中任一项所述的方法，其中，形成电触点连接的过程中将焊珠(24)敷设到第二表面区域上的接触通道(19，31)的区域中。21.如以上权利要求中任一项所述的方法，其中，形成电触点连接的过程包括在第二表面区域上再次敷设(26)电触点连接。22.如以上权利要求中任一项所述的方法，其中，覆盖层(20)是由玻璃或塑料或玻璃-塑料复合材料构成的。23.如以上权利要求中任一项所述的方法，其中，使用增附剂(21)来敷设覆盖层。24.如以上权利要求中任一项所述的方法，其中，增附剂(21)由粘合剂构成，最好为环氧树脂和/或石蜡和/或可溶凝胶。25.如以上权利要求中任一项所述的方法，其中，借助于热粘合或阳极粘合来敷设覆盖层(20)。26.如以上权利要求中任一项所述的方法，其中，敷设覆盖层和粘合覆盖层(20)包括在基质材料(1，10)上沉积一个氧化层。27.如以上权利要求中任一项所述的方法，其中，敷设覆盖层和粘合覆盖层(20)包括借助于化学-机械抛光工艺来进行平整。28.如以上权利要求中任一项所述的方法，其中，削薄过程包括从基质材料上进行腐蚀和/或磨削。29.特别是用于将至少一个元件安装到外壳中的方法，包括下列步骤a)在包含第一表面区域的基质材料(1，10)中生成至少一个半导体元件，第一表面区域与第二表面区域相对设置，至少一个连接触点(12)被至少部分地设置在每个集成电路(11)的第一表面区域中，b)执行上述权利要求中任一项所述的方法，以形成在第一表面区域上带有第一个覆盖层、而在第二表面区域内具有至少一个触点位置(23，24)的基质材料，c)在第二表面区域上敷设第二个覆盖层(27)。30.如权利要求29所述的方法，其中，敷设覆盖层(27)的过程包括引入开孔(28)，这些开孔完全穿过该覆盖层。31.如权利要求29或30所述的方法，其中，敷设步骤包括填充贯穿开孔(28)。32.如权利要求29至31中任一项所述的方法，包括设置至少一个穿过覆盖层内的开孔、连接至触点位置和/或再次敷设的触点位置的电气连接，并且通过在第二个覆盖层背对基质材料的一侧上进行敷设，形成了至少一个外壳触点位置(38)。33.如权利要求29至32中任一项所述的方法，包括在第二表面区域上再次敷设触点位置(23)。34.如权利要求29至33中任一项所述的方法，其中，敷设步骤包括在第二个覆盖层背对基质材料的一侧上再次敷设外壳触点位置(38)。35.如权利要求29至34中任一项所述的方法，其中，基质材料包括至少两个元件或集成电路(1a，1b)，在所述元件或集成电路之间形成了至少一个绝缘沟道(35)。36.如权利要求29至35中任一项所述的方法，其中，以这样的方式来形成绝缘沟道(35)在与绝缘沟道相邻接的基质材料区域之间进行电气绝缘。37.如权利要求29至36中任一项所述的方法，包括用绝缘材料来填充绝缘沟道(35)。38.如权利要求29至37中任一项所述的方法，其中，在其上安装有元件(11)或集成电路的半导体晶片作为基质材料(1，10)来提供。39.如权利要求29至38中任一项所述的方法，其中，以这样的方式将绝缘沟道(35)设置在基质材料中使得基质材料可以沿着绝缘沟道被划分成包括至少一个元件的芯片区域。40.用晶片(1)制造集成电路(6)的方法，所述晶片具有一个基质，至少一个连接触点(25)，以及在第一个侧面(14)上具有一个活性层(11)，活性层包含了芯片(1，2，3)的电路，该方法包括下列步骤1.将一个透明的覆盖层(20)固定到晶片(1)的第一个侧面(14)上，2.在与包含活性层(11)的侧面(14)相反的一侧(22)上削薄晶片(1)，3.引入至少一个导电通道，它基本上...

【专利技术属性】
技术研发人员：弗罗瑞恩比克，竹金雷比，
申请(专利权)人：肖特股份公司，
类型：发明
国别省市：DE[德国]