位元线接触的充填方法技术

一种位元线接触的充填方法，包括下列步骤：　　　　提供一半导体基底，该半导体基底具有一晶胞区及一外围线路接触区，且该晶胞区形成有一晶体管，该晶体管具有一闸极及一源汲极区；　　　　于该半导体基底上形成一介电层，该介电层具有一第一接触窗，该第一接触窗露出该源汲极区的表面；　　　　于该介电层及该第一接触窗的表面上形成一导电层；　　　　蚀刻该导电层形成一开口以露出对应该外围线路接触区的该介电层的部分表面；　　　　以该导电层为蚀刻罩幕，沿该开口对该介电层进行非等向性蚀刻至露出该外围线路层，以形成一第二接触窗；　　　　于该导电层上形成一金属层，该金属层填满该第一接触窗及该第二接触窗；及　　　　依序平坦化该金属层及该导电层至露出该介电层的表面，以留下该第一接触窗及该第二接触窗中的该金属层，其中该第一接触窗中的该导电层为一位元线接触，该第二接触窗中的该金属层为一外围金属层接触。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是有关于一种，特别是有关于一种借由在接触窗额外形成一导电层来省略在汲极区进行离子布植以降低阻抗的方法。
技术介绍
近年来，在半导体电路的设计上，电容器的地位日趋重要，且已经成为一无可替换的电路组件。例如目前广泛使用电容器的动态随机存取内存(DRAMdynamic random access memory)、震荡器(oscillator)、时间延迟电路(time delay circuitry)、模拟/数字或数字/模拟转换器(AD/DA converter)及许多其它应用电路。因此，一种堆栈式电容(STCstacked capacitor cell)或沟槽式电容(trenched capacitor cell)在紧密的存储装置中被发展出来，其利用硅晶圆中存取装置的上方空间或基底下方来形成电容电极板，此种结构的优点在于具有低的软错记率(SERsoft error rate)，且可结合具高介电常数(high dielectricconstant)的绝缘层；同时，存储单元与位元线间需以接触窗来连接。如图1a至图1l所示，是显示图1的AA切面的习知的位元线的形成方法的示意图。如图1a所示，首先，提供一半导体基底101，于半导体基底101上依序形成一闸极介电层103、一导电层104、一硬罩幕层105及一图案化光阻层106，用以保护导电层104不会在后续制程中被破坏，而图案化光阻层106的位置即为后续形成闸极的位置。如图1b所示，接着，以图案化光阻层106为蚀刻罩幕依序非等向性蚀刻硬罩幕层105、导电层104与门极介电层103，以在半导体基底101上形成闸极介电层103a、导电层104a及硬罩幕层105a，导电层104a及硬罩幕层105a即用以作为闸极之用；然后，将图案化光阻层106去除。如图1c所示，于半导体基底101及上述组件的表面上顺应性形成一绝缘层(未显示)，并对绝缘层进行非等向性蚀刻以在闸极的侧壁形成一间隙壁107。接着，对半导体基底101上形成源汲极区S/D后，在间隙壁107间的半导体基底101为汲极区D，以离子布植的方式对汲极区D植入掺杂离子，掺杂离子例如是III族或V族的元素如砷(As)等，其目的在于后续步骤在作为汲极区D上形成一导电层作为位元线接触(bit line contact)时，可降低汲极区D与上述导电层之间的接触阻抗。如图1d所示，依序于形成有上述组件的半导体基底101上形成一介电层108及一图案化光阻层109，图案化光阻层109具有一开口110，开口110露出部分介电层108的表面，且开口110的位置即为后续形成位元线接触窗的位置。如图1e所示，以图案化光阻层109为蚀刻罩幕对介电层108进行非等向性蚀刻，以形成一沟槽110a，沟槽110a即为后续形成的位元线接触窗；然后，将图案化光阻层109去除。如图1f所示，于形成有开口的介电层108上形成一导电层111，导电层111会填满开口。接着，对导电层111进行平坦化步骤至露出介电层108的表面为止，并且开口中的导电层111a会距离开口顶端一既定距离，以形成一开口111b，约为300至3000，如图1g所示。其中，导电层111例如是多晶硅层或磊晶硅层，利用多晶硅层或磊晶硅层所形成的位元线接触窗具有较稳定的品质，较不会有漏电流产生。如图1h至图1l所示，是显示图1的BB切面的习知的位元线的形成方法的示意图。如图1h所示，于介电层108的表面上形成一图案化光阻层113，图案化光阻层112具有一开口113，开口113的位置位于对应外围线路接触区102的介电层108的表面上，用以在后续步骤中形成外围线路接触区102的接触窗。在BB切面中，可看到外围线路接触区102，外围线路接触区102例如是离子掺杂区。如图1i所示，以图案化光阻层112为蚀刻罩幕对介电层108进行非等向性蚀刻，以形成外围线路接触区102的沟槽114；然后，将图案化光阻层113去除。如图1j所示，接着，于介电层108上形成一图案化光阻层115，图案化光阻层115具有沟槽116a及116b，且在微影之后，图案化光阻层115会露出先前制作的开口111b及具有既定深度的开口。如图1k所示，以图案化光阻层115为蚀刻罩幕，对露出表面的介电层108进行非等向性蚀刻至形成一具有既定深度的沟槽116a；然后，将图案化光阻层115去除。如图1l所示，接着，利用化学气相沉积法(chemical vapordeposition，CVD)于开口111b、116及沟槽114中形成一厚度相当薄的阻障层117，其中，阻障层117例如是钛/氮化钛(Ti/TiN)层。然后，于介电层108的表面上形成一钨金属层(未显示)，钨(W)金属层会填满开口111b、116及具有既定深度的开口，并对钨金属层进行回蚀刻步骤至露出介电层108的表面为止。如此一来，仅剩下开口111b、116中的钨金属层118a及118b，以及沟槽114中的钨金属层118c；位于开口111b、116的钨金属层118a、118b即为位元线，而位于沟槽114的钨金属层118c即为外围金属导线的接触窗。因为钨金属层的阻值低，所以使用钨金属层作为的导线具有较佳的传递速率，符合外围线路需要较快传递速率的需求。如图1c所示，虽然在汲极区植入掺杂离子后，后续步骤在汲极区上形成一导电层作为位元线接触时，可降低汲极区与上述导电层之间的接触阻抗，但亦会使汲极区的范围扩大，而使汲极区与源极区之间的通道区的距离缩小，造成在闸极104a施以一较小的电压即会使汲极区与源极区之间的信道打开，而对组件区的电性造成不良影响。
技术实现思路
本专利技术的主要目的是提供一种位元线接触窗的充填方法，利用在充填位元线接触窗之前先在表面上形成一导电层的方法，来降低在上述位元线接触窗所填充的金属层与汲极区之间的接触阻抗。根据上述目的，本专利技术提供一种，包括下列步骤提供一半导体基底，半导体基底具有一晶胞区及一外围线路接触区，且晶胞区形成有一晶体管，晶体管具有一闸极及一源汲极区；于半导体基底上形成一介电层，介电层具有一第一接触窗，第一接触窗露出源汲极区的表面；于介电层及第一接触窗的表面上形成一导电层；蚀刻导电层形成一开口以露出对应外围线路接触区的介电层的部分表面；以导电层为蚀刻罩幕，沿开口对介电层进行非等向性蚀刻至露出外围线路层，以形成一第二接触窗；于导电层上形成一金属层，金属层填满第一接触窗及第二接触窗；及依序平坦化金属层及导电层至露出介电层的表面，以留下第一接触窗及第二接触窗中的金属层，其中第一接触窗中的导电层为一位元线接触，第二接触窗中的金属层为一外围金属层接触。根据上述目的，本专利技术再提供一种，包括下列步骤提供一半导体基底，半导体基底具有一晶胞区及一外围线路接触区，且晶胞区上形成有一晶体管，晶体管具有一闸极及一源汲极区；于半导体基底上依序形成一介电层及一第一图案化光阻层，第一图案化光阻层具有一第一开口，第一开口露出介电层的部分表面；以第一图案化光阻层为蚀刻罩幕，蚀刻介电层至露出源汲极区的表面以形成一第一接触窗；去除第一图案化光阻层；于介电层及第一接触窗的表面上顺应性形成一导电层；于导电层上形成一第二图案化光阻层，第二图案化光阻层具有一第二开口，第二开口露出对应外围线路接触区的导电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种位元线接触的充填方法，包括下列步骤提供一半导体基底，该半导体基底具有一晶胞区及一外围线路接触区，且该晶胞区形成有一晶体管，该晶体管具有一闸极及一源汲极区；于该半导体基底上形成一介电层，该介电层具有一第一接触窗，该第一接触窗露出该源汲极区的表面；于该介电层及该第一接触窗的表面上形成一导电层；蚀刻该导电层形成一开口以露出对应该外围线路接触区的该介电层的部分表面；以该导电层为蚀刻罩幕，沿该开口对该介电层进行非等向性蚀刻至露出该外围线路层，以形成一第二接触窗；于该导电层上形成一金属层，该金属层填满该第一接触窗及该第二接触窗；及依序平坦化该金属层及该导电层至露出该介电层的表面，以留下该第一接触窗及该第二接触窗中的该金属层，其中该第一接触窗中的该导电层为一位元线接触，该第二接触窗中的该金属层为一外围金属层接触。2.根据权利要求1所述的位元线接触的充填方法，其中该外围线路接触区为离子掺杂区。3.根据权利要求1所述的位元线接触的充填方法，其中该介电层为氧化层。4.根据权利要求1所述的位元线接触的充填方法，其中该导电层为多晶硅层或磊晶硅层。5.根据权利要求1所述的位元线接触的充填方法，其中该导电层的厚度为200至400。6.根据权利要求1所述的位元线接触的充填方法，其中该非等向性蚀刻为电浆蚀刻或反应性离子蚀刻。7.根据权利要求1所述的位元线接触的充填方法，其中该金属层为钨金属层。8.根据权利要求7所述的位元线接触的充填方法，其中该钨金属层的厚度为2000至3000。9.根据权利要求1所述的位元线接触的充填方法，其中该平坦化步骤为化学机械研磨步骤。10.一种位元线接触的充填方法，包括下列步骤提供一半导体基底，该半导体基底具有一晶胞区及一外围线路接触区，且该晶胞区上形成有一晶体管，该晶体管具有一闸极及一源汲极区；于该半导体基底上依序形成一介电层及一第一图案化光阻层，该第一图案...

【专利技术属性】
技术研发人员：陈逸男，吴国坚，陈宽谋，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：