双向阻挡型耐高压平面型器件制造技术

本发明专利技术涉及一种双向阻挡型耐高压平面型器件，在该器件中，必须要求采用用于提高主结和反向ＰＮ结与主表面氧化膜接触处的击穿电压的结构。即，采用下述的方法，其中，在从主ＰＮ结，以及反向ＰＮ结的Ｐ层露出表面的地方，取出电极，分别在氧化膜上，按照跨过ＰＮ结的方式使电极伸出。另外，为了确保可靠性，在表面，在ＰＮ结端部的中间，形成沟道阻止层。由此，芯片尺寸增加，有效面积比率减少。本发明专利技术在于抑制该芯片面积的增加，增加有效面积率。通过下述的结构，解决上述课题，在该结构中，主阴电极和从表面取出的反向电极按照跨过ＰＮ结的方式在氧化膜上伸出，并且不形成沟道阻止层，使两个伸出电极的相反侧的阻挡层，具有沟道阻止效果。

【技术实现步骤摘要】

本专利技术涉及改进半导体器件中的，象半导体开关元件等那样的，双向阻挡型的平面型器件的结构和制造方法的技术。
技术介绍
针对过去的耐高压平面型器件的实现方法，人们提出了各种技术，且被投入实用。在该技术中，基本上象图1所示的那样，减弱与在主面形成的PN结的端部的表面接触的部分的电场，提高此处的击穿电压，使该电压接近该PN结底部的击穿电压。代表性的方法包括本专利技术人个人已于1963年提出专利申请的护圈方法。另外，作为另一方法，包括有于同年提出专利申请的方法，在该方法中，从主电极，在氧化膜上，PN结越过与表面接触的线，通过该电极，覆盖一定距离之间的氧化膜的整个表面。另一方面，为了确保器件的可靠性，沿主表面，从PN结延伸的阻挡层与表面沟道连接，不产生相对芯片的端部的泄漏电流，为此，必须设置沟道阻止部。另外，在沟道阻止区域，电场强度变强，为了防止该部分处的局部的击穿的发生，从沟道阻止区域，取出电极，沿阻挡层延伸的方向，将该电极在氧化膜上伸出，改善该氧化膜下的电场(图1，图2)。专利文献1专利“耐高压平面型晶体管或二极管)日本专利申请公告号12739/1965，申请人川名喜之、岩田三郎专利文献2专利“耐高压平面型晶体管或二极管)日本专利申请公告号15139/1965，申请人若宫钦次、矢木肇、朝比奈秀郎
技术实现思路
在双向阻挡型耐高压平面型器件中，在与主结的表面接触的边界部上，形成上述的结构，同时，必须制作与主结相同的结构，在该主结中，象图1所示的那样，减弱用于芯片周边的反向阻挡用的，从PN结，延伸到表面的阻挡层的电场，同时发挥沟道阻止效果。为此，象图1所示的那样，在芯片周边部，必须要求采用较大的面积。在该情况下，减小有效能动区域相对芯片的面积比，使芯片成本上升。本专利技术提供一种用于解决上述课题的新的技术方案。象图2所示的那样，不形成图1所示的这样的沟道阻止部3。代替该方式，从芯片周边的PN结的P侧，取出电极，该电极在芯片主面上的氧化膜上，按照跨过该PN结的方式朝向内侧伸出，形成伸出电极4。该方案为在先已描述的过去的平面型PN结的耐高压化的方式的一种。同时，本专利技术基于下述的原理，即，伸出电极4相对主PN结的阻挡层，具有沟道阻止部的效果，为此，可去除过去必需的图1所示的沟道阻止部3。于是，象图2所示的那样，为了也使主PN结，具有相对芯片周边的沟道阻止效果，栅极2在氧化膜上伸出的结构以对称的方式构成。由此，即使相对从芯片周边的PN结反向阻挡层的延伸，仍可具有沟道阻止效果。按照本专利技术，大大减少双向阻挡型耐高压平面型器件的芯片尺寸，提高有效能动区域占芯片面积的比例，大大有助于成本的降低。在已实现的0.8A，耐压为600V的半导体开关元件中，相对采用过去的方法的芯片为1.4mm的方形的情况，通过采用本专利技术，实现芯片尺寸为1.1mm的方形的相同制品。如果对图1b和图2b进行比较，与在图1b的已有实例的情况，从主结端部到与表面阳极区域边界线之间的距离为275μm的情况相对，在图2的本专利技术的情况，上述距离为125μm。由于芯片的4条边必须要求相同的结构，故1条边的尺寸产生此差的倍数，即，150μm×2＝300μm的差值。该值为上述的芯片尺寸的差。在此情况，阴极面积相同。由此，可使芯片面积减少38％。附图说明图1a为过去的双向阻挡型耐高压平面型器件的俯视图；图1b为过去的双向阻挡型耐高压平面型器件的剖面示意图；图2a为本专利技术的双向阻挡型平面型器件的俯视图；图2b为本专利技术的双向阻挡型平面型器件的剖面示意图；图3a为构成过去的护圈的剖面示意图；图3b为表示本专利技术的护圈结构的剖面示意图。具体实施例方式实施本专利技术的优选形式象图2a，图2b和图3b所示的那样，其具体内容通过实施例描述。第1实施例作为实施例，在此情况下，根据图2a，图2b，对本专利技术用于0.8A、600V的双向阻挡型半导体开关元件的结构和步骤进行描述。在所采用的硅片(N型衬底8)中，采用50欧姆(Ohm)cm的N型(111)FZ晶体，硅片的厚度为230μm。芯片尺寸为1.1mm，通过热氧化处理的方式，设置厚度约为3000埃的第1氧化膜，接着，通过光刻步骤，去除距芯片端部，40μm的4条边的两个面的氧化膜。此时，通过两面掩模对准步骤，使内外的氧化膜剥离的位置对准。然后，针对加热到1100℃的温度的硅片，通过氮气，在室温的BBr3液体中形成气泡，由此，使其变为气体，使该气体流入到对硅片加热的扩散炉中，同时，从另一系统，使氧气流入到该扩散炉中，进行30分钟的硼的预先沉积(predeposition)。通过稀释的(buffered)氟酸，去除形成于第1氧化膜上的硼硅酸玻璃，在1250℃的温度下，进行240小时扩散，实现从硅的两个面的对准扩散。由此，构成周边部为全部P区域的分散扩散区域9。接着，对内面的氧化膜进行蚀刻处理，将其去除。表面的氧化膜采用栅极扩散掩模，将形成栅极区域的氧化膜去除。然后，在加热到950℃的扩散炉中，插入硅片，与在先的方法相同，通过氮气，在BBr3的液体中形成气泡，从另一系统，使氧气流入到炉中，进行硼的预先沉积(predeposition)。时间为30分钟。对在其后表面上呈现的硼硅酸玻璃进行蚀刻处理，将其去除，在1250℃的温度下，进行20小时的扩散。由此，完成相对内外的P扩散，实现主PN结。P型栅极扩散区域10的深度约为30μm。之后，在表面的氧化膜中，对于进行阴极扩散领域的氧化膜使用阴极扩散用掩膜进行蚀刻处理，将其去除。之后，将该硅片插入到1100℃的扩散炉中，使对5℃的氧氯化磷(POCI3)液体进行气泡处理而形成的气体流入到扩散炉中，使来自另一系统的氧气也流入炉中，使磷扩散到硅中。POC13气体的流入为30分钟，硅片的相同保持时间共计为6个小时。由此，形成阴极扩散层6。该扩散深度约为8μm。接着，采用光刻法，进行电极的开口透光处理，在该区域，叠置电极金属(Al，Mo，Ni)，通过蚀刻，形成栅电极、阴电极。同样对于内面，堆积同样的金属，不对其进行蚀刻，最后，将其切断成芯片，形成芯片。此时，本专利技术的重要的要点在于掩模的设计。象图2a，图2b所示的那样，与图1不同，在主表面，没有N+型的沟道阻止部。另外，最初的分离扩散的PN结分别在距切割表面处，以及在距表面的主PN结端部，25μm的范围内，设置相对阳极和栅极的伸出电极(2，4)。同时，两个伸出电极之间的距离为75μm。该数值为计算50欧姆(Ohm)cm的晶体中的阻挡层在600V的条件下，按照什么程度扩张的结果。另外，将扩散的横向的扩散距离设计为纵向的扩散距离的90％。于是，显然，该设计值伴随硅片的厚度，栅极的扩散深度而不同。此时，如果从主PN结和周边PN结，延伸到N型衬底8的表面的阻挡层按照针对击穿电压，到达相反侧的伸出电极2，4的下方的方式构成，由于两个伸出电极2，4之间的距离(在图2b的情况下为75μm)较小，故可使芯片达到最小。但是，即使在沿上述阻挡层中的N型衬底8的表面而延伸的前端与相反侧伸出电极的端部离开的情况下，该伸出电极仍可具有沟道阻止的效果。其原因在于与过去的图1b，图11的沟道阻止部相同的效果。但是，上述阻挡层的前端与相反侧伸出电极之间的距离增加，本专利技术的效果受到削减。与图1b和图2b的表面的本文档来自技高网...

【技术保护点】
一种双向阻挡型耐高压平面型器件，其特征在于从与硅片的主表面接触而设置的主ＰＮ结和周边ＰＮ结的Ｐ型区域，分别伸出电极，在ＰＮ结上的氧化膜上，阻挡层按照在针对其击穿电压，相反侧的伸出电极下的区域，或在距其端部１００μｍ以下的范围内延伸的方式构成，该阻挡层从其表面与ＰＮ结接触的线，沿Ｎ型衬底表面，按照一定间距的间隔，将其上的氧化膜全部覆盖而伸出，另外，从相应的ＰＮ结的表面氧化膜接触的部分，沿Ｎ型衬底表面而延伸。

【技术特征摘要】
JP 2003-6-9 195350/03;JP 2004-5-12 169222/041.一种双向阻挡型耐高压平面型器件，其特征在于从与硅片的主表面接触而设置的主PN结和周边PN结的P型区域，分别伸出电极，在PN结上的氧化膜上，阻挡层按照在针对其击穿电压，相反侧的伸出电极下的区域，或在距其端部...

【专利技术属性】
技术研发人员：松下孟史，川名喜之，
申请(专利权)人：成达国际株式会社，
类型：发明
国别省市：JP[日本]