压控振荡器制造技术

提供ＬＣ－ＶＣＯ，其中在多层互连层的最高层中提供两个螺旋电感器，而变容二极管元件和Ｎ沟道晶体管位于半导体衬底的表面上的两个螺旋电感器的下层区中，该区排除螺旋电感器的中心轴。这允许提供用于ＬＣ－ＶＣＯ的降低的布局面积以及防止由螺旋电感器产生的磁场在变容二极管元件和Ｎ沟道晶体管的操作上具有不利影响。

【技术实现步骤摘要】

本专利技术涉及利用并联LC储能电路的谐振的压控振荡器，更具体地说，涉及最好用作锁相环电路中的本地振荡器的压控振荡器。
技术介绍
通常，环状压控振荡器(R-VCO)已经被用作锁相环(PLL)电路中的本地振荡器，用于倍频和相位同步。R-VCO具有彼此环状耦合的奇数个CMOS(互补金属氧化物半导体)反相器。这一结构提供R-VCO能合并到MOS集成电路中的好处。然而，R-VCO具有高抖动和高相位噪声的缺点。另一方面，利用并联LC储能电路(LC-VCO)的谐振的压控振荡器近年来已经被用作本地振荡器。LC-VCO包括彼此并联耦合以形成并联-LC储能电路的电感器和可变电容器。并联-LC储能电路的谐振使得AC信号以谐振频率输送。谐振频率是并联LC储能电路的谐振无穷大时的频率，以及谐振是指电流交替流过并联-LC储能电路中的电感器和可变电容器时的现象。可变电容器是变容二极管元件等，其电容随施加到其上的控制电压改变。调整可变电容器的电容，从而控制振荡AC信号的频率。例如，在文献，Ali Hajimira和Thomas H.Lee“Design Issues in CMOS differential LC Oscillators”，IEEE JOURNALOF SOLID-STATE CIRCUIT，VOL.34，No.5(1999年5月)中公开了这种LC-VCO。与R-VCO相比，LC-VCO具有下述优点。首先，与R-VCO相比，LC-VCO具有更低的噪声级。这一特征从LC-VCO包括会产生噪声的更少晶体管的事实推出，因为晶体管主要基于并联-LC储能电路的谐振。由此这一特征允许LC-VCO最好合并到高速光通信设备、蜂窝电路、无线LANs等等中。第二，LC-VCO能容易提供比R-VCO更高的振荡频率。这是因为LC-VCO主要基于并联-LC储能电路的谐振，而R-VCO由晶体管组成以及利用它们的逻辑门延迟。第三，LC-VCO与R-VCO相比，在用于控制电压的振荡频率方面具有更小的变化范围。这一特征允许在由控制电压的变化引起的振荡频率方面更低的调谐灵敏度和更小的变化，导致低噪声。图1是表示传统LC-VCO的电路图，以及图2是表示传统的LC-VCO的平面图。如图1所示，传统的LC-VCO101连接到电源电势线VCC和地电势线GND。在LC-VCO101中，电感部2、可变电容部3、负电阻部4和电流调节部5以从电源电势线VCC到地电势线GND的顺序彼此连接。电感部2具有两个螺旋电感器6a和6b。螺旋电感器6a和6b的末端连接到电源电势线VCC，另一端分别连接到输出端7a和7b。可变电容部3具有两个变容二极管元件8a和8b。变容二极管元件8a的一端，例如阱电极(well electrode)连接到输出端7a，而变容二极管元件8b的一端，例如阱电极连接到输出端7b。变容二极管元件8a和8b在其施加控制电压的另一端，例如门电极彼此连接。负阻部4具有N沟道晶体管9a和9b。N沟道晶体管9a具有连接到输出端7a的漏极以及连接到输出端7b的栅极。另一方面，N沟道晶体管9b具有连接到输出端7b的漏极和连接到输出端7a的栅极。电流调节部5具有N沟道晶体管10，N沟道晶体管10的漏极连接到N沟道晶体管9a和N沟道晶体管9b的源极。另外，N沟道晶体管10具有连接到地电势线GND的源极以及施加偏压的栅极。现在，下面描述传统的LC-VCO101的布局。如图2所示，在淀积于半导体衬底(未示出)上的多层互连层12的半导体集成电路器件中提供LC-VCO101。在多层互连层12的最高层中分别淀积螺旋电感器6a和6b。将形成变容二极管元件8a和8b的变容二极管元件形成区和将形成N沟道晶体管9a、9b和10的晶体管形成区定位于半导体衬底的表面上的螺旋电感器6a和6b的下层区外。另一方面，在螺旋电感器6a和6b的下层区中不形成其他元件和导体诸如布线。用这种方式，将传统的LC-VCO布局设计成使螺旋电感器淀积于多层互连层的最高层中，在螺旋电感器的下层区中不淀积元件诸如变容二极管元件或晶体管，也不放置导体。这一设计意图防止在螺旋电感器中产生的磁场对有源元件的操作产生不利影响或感应流过导体的电流以致产生功率损耗。在上述文献和日本专利公开号No.2002-9299中公开了具有这种布局的LC-VCO。然而，上述现有技术具有下述问题。即，传统的LC-VCO具有比R-VCO更大的布局面积。例如，R-VCO可以具有75μm纵边和150μm横边的矩形面积的布局，而传统的LC-VCO101具有250μm纵边和300μm横边的矩形面积布局，在布局面积方面约为R-VCO的七倍。
技术实现思路
本专利技术的目的是提供具有良好特征以及降低布局面积的压控振荡器。本专利技术提供一种合并到半导体集成电路器件中的压控振荡器，该半导体集成电路器件包括衬底和淀积于衬底上的多层互连层。压控振荡器包括输出端、淀积于多层互连层中并连接到输出端的螺旋电感器、可变电容器和负阻部。在这一结构中，可变电容器形成在包括螺旋电感器的下层区但不包括螺旋电感器的中心轴的区域中、并与螺旋电感器并联连接以便与其结合形成谐振电路。负阻部形成在该区域中。而且，负阻部连接在谐振电路和电源之间以便与由谐振电路产生的谐振信号同步地将电流提供到谐振电路。根据本专利技术，由螺旋电感器和可变电容器组成的谐振电路通过来自连接到电源的负阻部供电，从而允许从输出端，以等于谐振电路的谐振频率的频率递送AC信号。在包括螺旋电感器的下层区的区域中形成可变电容器和负阻部，从而提供用于压控振荡器的缩小的布局面积。另外，可变电容器和负阻部形成在不包括螺旋电感器的中心轴的区域中，从而防止由螺旋电感器产生的磁场影响可变电容器和负阻部的操作。也可以防止由于感应的电流降低螺旋电感器的效率。这允许提供具有降低布局面积和良好特性的压控振荡器。另一方面，螺旋电感器可以是完全对称的电感器。这使得提供进一步降低用于压控振荡器的布局面积成为可能。根据本专利技术，在包括螺旋电感器的下层区但不包括它们的中心轴的区域中形成可变电容器和负阻部，从而提供降低布局面积但不恶化压控振荡器的特性。这允许与这一压控振荡器合并的半导体集成电路降低尺寸并更紧密地组装。附图说明图1是表示传统的LC-VCO的电路图；图2是表示传统的LC-VCO的平面图；图3是表示根据本专利技术的第一实施例的压控振荡器的平面图；图4是沿图3的线A-A′的剖面图；图5是表示根据本专利技术的第二实施例的压控振荡器的平面图。具体实施例方式现在，将根据实施例，参考附图来更明确地描述本专利技术。首先，下面将描述本专利技术的第一实施例。图3是表示根据这一实施例的压控振荡器(LC-VCO)的平面图，图4是沿图3的线A-A′的剖面图。如图3和4所示，根据这一实施例的LC-VCO1具有不同于上述传统LC-VCO101(见图2)的布局。这一实施例的LC-VCO1的电路结构与图1所示的的传统LC-VCO101相同。根据这一实施例的LC-VCO1是用于与锁相环电路一起使用的本地振荡器。如图3和4所示，LC-VCO1合并到在半导体衬底11上形成多层互连层12的半导体集成电路器件中。螺旋电感器6a和6b分别淀积于多层互连层12的最上层中。例如，螺旋电感器6a和6b的每一个是具有按矩形本文档来自技高网...

【技术保护点】
一种合并到半导体集成电路器件中的压控振荡器，所述半导体集成电路器件包括衬底和淀积于衬底上的多层互连层，所述压控振荡器包括：　　　　输出端；　　　　淀积于所述多层互连层中并连接到所述输出端的螺旋电感器；　　　　可变电容器，形成在包括所述螺旋电感器的下层区但不包括所述螺旋电感器的中心轴的区域中、并与所述螺旋电感器并联连接以便与其结合形成谐振电路；以及　　　　　负阻部，形成在所述区域中并连接在所述谐振电路和电源之间以便与由谐振电路产生的谐振信号同步地将电流提供到所述谐振电路。

【技术特征摘要】
JP 2003-6-13 169038/20031.一种合并到半导体集成电路器件中的压控振荡器，所述半导体集成电路器件包括衬底和淀积于衬底上的多层互连层，所述压控振荡器包括输出端；淀积于所述多层互连层中并连接到所述输出端的螺旋电感器；可变电容器，形成在包括所述螺旋电感器的下层区但不包括所述螺旋电感器的中心轴的区域中、并与所述螺旋电感器并联连接以便与其结合形成谐振电路；以及负阻部，形成在所述区域中并连接在所述谐振电路和电源之间以便与由谐振电路产生的谐振信号同步地将电流提供到所述谐振电路。2.如权利要求1所述的压控振荡器，其中，在所述螺旋电感器的下层区中形成所述可变电容器和所述负阻部，所述区域排除所述螺旋电感器的最内导线轨迹匝的内部区的下层区。3.如权利要求1或2所述的压控振荡器，其中，所述螺旋电感器的中心轴仅通过所述衬底和所述多层互连层的层间绝缘层。4.如权利要求1或2所述的压控振荡器，进一步包括不可变电容器...

【专利技术属性】
技术研发人员：村松良德，中柴康隆，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]